一步一步学做一个CPU——10，用FPGA完成Proj3之控制逻辑实现

1，再次推荐使用库

在设计中，推荐大家使用库中的模块，因为库中的模块都是经过精心设计验证好的电路，并在长期的设计实践中反复验证的成熟方案，另外还有可能经过了专门的优化。

比如下面我们将用到一个比较典型的模块——选择器，选择器的一个比较典型的应用是根据已知逻辑关系，通过选择通路数据得出电路，就是说如果知道真值表的话，选择的通路设定为常量，选择开关为输入的逻辑值，通过这种类似解码的电路结构很容易的实现组合逻辑的功能，并且在程序、电路结构上有很好的可读性，结构也很清晰。

在下面控制逻辑开关表中，我们就使用了这种方法。

2，推荐的指令实现顺序

这里给一个推荐指令的实现顺序：

lui和ori指令

andi和addi指令

R指令

j指令

beq，bne，lw和sw指令

3，顶层设计的条理

按照老师课上讲的CPU的几个模块，大致也为顶层设计划分出几块来，每一块的核心是前面设计的模块电路，由于要增加控制逻辑以及对输入数据进行处理，信号进入模块前，先通过选择端连接控制逻辑的选择器，根据指令不同，控制逻辑打开关闭不同的开关，控制选择输入每个模块的数据。

大致的示意图为

这样模块间数据是各个核心模块的输出，由于核心模块是采用的标准的库模块设计的，其输出数据的形式是标准的易被多数人接受的，从而使我们不必更多的考虑分块间数据的表示形式，无需再依赖更多的外部信息。

顶层设计是由这样一个一个的分块电路组成的，这是整个顶层设计图

其中输入选择都是由选择器实现的，可见选择器在设计中的应用是十分频繁的。

接下来对于一条条的指令，就是控制一个个选择器选择哪个数据输入到模块中了，控制逻辑就是把指令译码为一个个的通路选择开关。

我们把各部分模块控制参数的信息集中到这里，各个控制位的设定情况可以通过下表得出：

根据表中的信息，控制逻辑开关表电路也是用一个选择器实现，下图中给出了一个实现方法，图中可以清晰的从表中的位开关设置找到对应的数据位。

4，写程序测试

在你完成了CPU设计后，需要编写程序在CPU上运行以测试CPU能否工作。

试着将以下汇编指令翻译成机器码：

add $2,$1,$0

add $1,$1,$0

add $1,$2,$0

然后将机器码存入指令内存中。

如果你成功地完成了此最简单的CPU，则时钟每跳一次，将执行一条指令。为了你看到一些有意义的结果，你可能需要手动设置一下各个寄存器的初值，这在仿真中可以较容易的实现，如将寄存器1的值设为1，寄存器2的值设为2，寄存器3的值设为3。但是硬件实现时候就要想一些别的方法了，前面推荐大家优先实现lui和ori指令就是这个道理。

首先让你的CPU能运行lui和ori指令是非常重要的，因为在程序中通过他们使CPU中的寄存器载入数据，让其他测试的数据初始化成为可能。在前面最后组合各功能模块，实现每条命令的控制逻辑时强烈推荐优先完成这两条指令，待这两条指令工作正常后，就可以用来测试其他指令了。

为了更好的观察输出结果一个数码管显示是必要的，应用这种选择器似的解码电路就能实现，选择端输入的要显示的16进制数据，各数据通路上的常量为0——f的数码管字段编码，这是一个典型的译码电路实现，当然使用ROM查表的方法也可以实现，不过要多一个刷新时钟，前面我们实现过数码管的译码电路了，使用它就可以了。

写几个程序测试你的CPU，把一条条指令都调试好，至此，你的Proj3中的CPU设计作业就完成了。