## **HDLBits-02-Verilog语言--模块：层次结构—Procedures—Always case2

HDLBits-02-Verilog语言–模块：层次结构

Procedures

Always case2

优先级编码器是一个组合电路，给定一个输入位向量时，输出第一的位置1中的向量位。例如，给定输入8’b100 1 0000的8位优先级编码器将输出3’d4，因为bit [4]是高的第一位。

构建一个4位优先级编码器。对于此问题，如果所有输入位都不为高（即输入为零），则输出零。请注意，一个4位数字具有16种可能的组合

优先编码器要求任何时刻只有一个输入有效，若同时有两个或更多个输入信号有效，就会造成混乱，因此二进制编码器在使用过程中有一定的局限性。客服这种局限性的一种方法就是采用优先编码器。

优先编码器允许多个输入信号同时有效，但是，它只对级别最高的有效输入信号编码，对级别低的则是不响应。

从题目要求可以看，代买有效顺序是从右到左（和我们熟悉的从左到右相反，编写代码时需要注意），在左边第一位有响应之后，后面不予响应，

相应代码如下（列举）：

通过穷举的方式列出所有情况以及未知情况（default）。

Tips：
也可以将前后代码简写（通过十六进制或者十进制简写）。代码如下：

当然，也是属于穷举，我们可以使用casex语句进行进一步偷懒，哦不，简写。

代码如下：