LVCOMS IO输出异常（一）

        不同芯片间需要通过SPI，ESPI等低速信号进行通信，随着TSMC等晶圆厂在工艺方面不断升级，例如7nm IO的大规模商用，ASIC等芯片大规模量产，一颗ASIC芯片拥有很多SPI这类低速信号。

        通常来说，LVCMOS IO信号可以通过寄存器配置：输出高/低电平，施密特触发，弱上下拉，驱动能力，高阻态等。芯片正常工作过程中，IO信号可以按照设置功能，正常运行。但是在上下电，电源DIP过程中，由于某些电源的跌落，或者时序不同，会导致IO输出异常。

异常现象包含如下现象：

1）某个IO，原定设置需要输出低电平，在异常场景，输出高电平，此时就会导致芯片之间的通信异常。

2）某些IO复用硬件特征字功能，IO输出异常，会导致寄存器锁存异常，导致Flash分区异常，相关程序加载异常等现象；

         分析上下电时序，首先需要熟悉IO的供电要求和POC等功能，以TSMC 16nm FinFET工艺为例：该工艺IO 供电由0V7 AVS,0V75 FIX 1V8三种电源供电，为避免IO工作异常，我们需要研读IO 手册，知悉POC功能的工作方法和供电类型（0V7 FIX，低电平有效）。再板应用时，需要设计这样的时序：

1. 上电：1V8->0V7 AVS->0V75 FIX;
2. 下电：0V75 FIX ->0V7 AVS->1V8;

分析DIP等异常工作场景，需要在某些电源跌落时，例如0V7 AVS跌落，芯片触发保护，例如复位等操作。针对该类尝尽，需要监控0V7 AVS等电源，一旦电源跌落，可以通过上电狗等芯片，使得芯片复位。