FPGA学习笔记(一)__电平知识

最新推荐文章于 2024-06-14 10:25:44 发布
最新推荐文章于 2024-06-14 10:25:44 发布
阅读量5.6k 收藏 71
点赞数 11
分类专栏： FPGA 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_40147893/article/details/107589897
版权

常见电平标准

文章目录

概述： 数字系统之间如果需要通信，就必须遵循相同的双阈值电平判定标准(什么条件时为1，什么条件时为0)，以下介绍常见的电平标准。

1.TTL电平标准

  TTL(Transistor-Transistor Logic)，晶体管-晶体管逻辑电平。
工作于TTL接口标准下的数字电路，其内部的有源器件的标准电源供给应为5V。输出输入如下：

输入逻辑1 的电压要求为大于或等于2.0V，逻辑0 的电压要求为小于或等于0.8V
输出逻辑1 的电压要求为大于或等于2.4V，逻辑0 的电压要求为小于或等于0.5V

对于输出、输入端的电压要求，可以看出输出端的电压输出要求要比输入端的双阈值判定标准更加严格，这样做主要是考虑到噪声的干扰以及电信号在输出与输入间的传输速度，从而让双阈值判定更加可靠，下同。

2.LVTTL电平标准

  由于2.4V到5V之间还有很大空间，这对改善噪声干扰并没有明显的提高，而且会增加系统的功耗，并且由于数字逻辑1、0之间电平相差较大，还会影响到数字电路的响应速度。所以产生了LVTTL-Low Voltage Transistor-Transistor Logic，即低压TTL电平标准。LVTTL又有LVTTL3V3和LVTTL2V5：

(1).LVTTL3V3

内部有源器件的标准电源供给为3.3V，如我们常用的部分单片机，输出、输入情况如下：

输入逻辑1 的电压要求为大于或等于2.0V，逻辑0 的电压要求为小于或等于0.8V
输出逻辑1 的电压要求为大于或等于2.4V，逻辑0 的电压要求为小于或等于0.4V

(2).LVTTL2V5

内部有源器件的标准电源供给为2.5V，输出、输入情况如下：

输入逻辑1 的电压要求为大于或等于1.7V，逻辑0 的电压要求为小于或等于0.7V
输出逻辑1 的电压要求为大于或等于2.0V，逻辑0 的电压要求为小于或等于0.2V

3.CMOS电平标准

  CMOS(Complementary Metal Oxide Semiconductor)，这种接口电平标准初衷是用于基于CMOS、PMOS组成的MOS管结构的数字系统之间的。工作于CMOS接口标准下的数字电路，其内部有源器件电源供给为5V，输入输出如下：

输入逻辑1 的电压要求为大于或等于1.45V，逻辑0 的电压要求为小于或等于0.5V
输出逻辑1 的电压要求为大于或等于3.5V，逻辑0 的电压要求为小于或等于1.5V

COMS与TTL接口相比，有了更大的噪声容限，并且其输入阻抗也远大于TTL输入阻抗。

4.LVCOMS电平标准

  同TTL一样，鉴于功耗和响应速度的考虑，CMOS也同样衍生出了LVCOMS接口标准，并且由于COMS管相对于三极管的导通门限更加低，因此LVCOMS比LVTTL更容易使用较低的电压进行通信。

(1).LVCOMS3V3

内部有源器件的标准电源供给为Vcc=3.3V

输入逻辑1 的电压要求为大于或等于2.0V，逻辑0 的电压要求为小于或等于0.7V
输出逻辑1 的电压要求为大于或等于3.2V，逻辑0 的电压要求为小于或等于0.4V

(2).LVCOMS2V5

内部有源器件的标准电源供给为Vcc=2.5V

输入逻辑1 的电压要求为大于或等于1.7V，逻辑0 的电压要求为小于或等于0.7V
输出逻辑1 的电压要求为大于或等于2.0V，逻辑0 的电压要求为小于或等于0.4V

(3).LVCOMS1V8

内部有源器件的标准电源供给为Vcc=1.8V，当然这是由一定容忍度的，与之前介绍的电平标准不同，这个容忍度会影响它的输入输出情况：

输入逻辑1 的电压要求为大于或等于0.65倍的Vcc，逻辑0 的电压要求为小于或等于0.35倍的Vcc
输出逻辑1 的电压要求为大于或等于Vcc-0.45V，逻辑0 的电压要求为小于或等于0.45V

如果Vcc精确为1.8V：

输入逻辑1 的电压要求为大于或等于1.17V，逻辑0 的电压要求为小于或等于0.63V
输出逻辑1 的电压要求为大于或等于1.35V，逻辑0 的电压要求为小于或等于0.45V

(4).LVCOMS1V5

内部有源器件的标准电源供给为Vcc=1.5V

输入逻辑1 的电压要求为大于或等于0.65倍的Vcc，逻辑0 的电压要求为小于或等于0.35倍的Vcc
输出LVCOMS1V5没有明确要求，但是肯定是逻辑1越接近Vcc越好，逻辑0越接近0V越好

如果Vcc精确为1.5V：

输入逻辑1 的电压要求为大于或等于0.975V，逻辑0 的电压要求为小于或等于0.525V
输出LVCOMS1V5没有明确要求，但是肯定是逻辑1越接近Vcc越好，逻辑0越接近0V越好

(5).LVCOMS1V2

内部有源器件的标准电源供给为Vcc=1.2V

输入逻辑1 的电压要求为大于或等于0.65倍的Vcc，逻辑0 的电压要求为小于或等于0.35倍的Vcc
输出LVCOMS1V2没有明确要求，但是肯定是逻辑1越接近Vcc越好，逻辑0越接近0V越好

如果Vcc精确为1.2V：

输入逻辑1 的电压要求为大于或等于0.78V，逻辑0 的电压要求为小于或等于0.42V
输出LVCOMS1V2没有明确要求，但是肯定是逻辑1越接近Vcc越好，逻辑0越接近0V越好

5.RS232

  RS232总线标准共设有25条信号线，RS232的标准电源供给为±12V或±15V

逻辑1-15~3V
逻辑03~15V

6.RS485

  RS485采用差分的形式来传递信息的，因此抗干扰要优于RS232。

逻辑1两线之间的电压差要求为2~6V之间
逻辑0两线之间的电压差要求为-6~-2V之间

7.CAN总线电平

  CAN总线电平基础电平为2.5V,上到3.5V，下到1.5V。

在这里插入图片描述

逻辑1 (隐性)CAN_H与CAN_L之间的电平差为2V
逻辑0 (显性)CAN_H与CAN_L之间的电平差为0V
数字硬鉴
关注
  • 11
    点赞
  • 踩
  • 71
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
FPGA管脚约束之电平标准
dalingertong的博客
11-15 3462
对FPGA的管脚进行约束的时候，常常看到这样的电平标准，例如LVCOM18，LVCOS25，LVDS，LVDS25等等，其实这些都是一系列的电平标准。针对数字电路而言，数字电路表示电平的只有1和0两个状态，在实际的电路中，需要约定什么样的电压为1，什么样的电压为0。数字电路中的双阈值是这样定义的，例如TTL接口电平标准：对于输出端，状态1的电压要求为大于等于2.4V，状态0的电压要求为小于等于0.5V；对于输入端，状态1的判定要求为大于等于2.0V，状态0的判定要求为小于等于0.8V；
常用电平标准(TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232
01-09 7718
常用电平标准(TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232常用电平标准现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL：Transi
科普：GPU和FPGA，有何异同
最新发布
weixin_49393016的博客
06-14 96
来源：内容由半导体行业观察（ID：icbank）编译自techspot，谢谢。图形处理单元 (GPU) 和现场可编程门阵列 (FPGA) 是用于成像和其他繁重计算的三种主要处理器类型中的两种。中央处理器 (CPU) 是第三种类型。让我们深入了解 GPU 和 FPGA 之间的主要区别、它们的优势、常见用例以及何时选择其中一种。什么是 FPGA？FPGA（现场可编程门阵列）是一种具有可编程硬件结构的集...
FPGA中IO电平标准
weixin_61388604的博客
08-29 5178
LVCMOS标准定义了不同电压电平的分类，如LVCMOS18（1.8V逻辑电平）、LVCMOS25（2.5V逻辑电平）和LVCMOS33（3.3V逻辑电平）等。FPGA（现场可编程门阵列）的IO电平标准涉及到其输入和输出引脚的电压电平范围，以确保与其他器件和系统的互操作性。：类似于LVCMOS，LVTTL也是一种用于逻辑信号传输的标准，通常在较低的电压范围内操作。：这是一种较早的逻辑电平标准，通常在3.3V电压范围内工作。
FPGA-常用电平标准介绍、LVDS供电注意事项
Bellwen的博客
08-25 1175
电平标准注意事项笔记总结，方便后续项目开发中的细节处理。
FPGA器件配置电平和接口标准
01-19
Xilinx的所有FPGA器件都基于SRAM的内部结构，因此为在每次FPGA加电后开始工作之前必须将配置数据加载到器件内部的SRAM中，这个过程称为“配置”。(CONfiguration)。配置完成之后，FPGA复位其寄存器，使能各个输刀输出引脚，器件即可实现设计者要求的逻辑功能。 　　1．配置电平和接口标准 　　VIRtex-4、Virtex-5和Spartan-3系列器件增加和修改了一些与配置有关的专用引脚，这些专用引脚如下。 　　(1)VCCAUX辅助电源：在Virtex-4、Virtex-5、Spartan-3及Spartan-3E器件中，Vccaux为2.5 V；在Sparta
FPGA的电平标准
Treasureljc的博客
01-10 1099
TTL：三极管单端输出（FPGA板子上的IO电平标准） 几十MHZCMOS：MOS管单独输出，功耗低，翻转快（<150MHZ）LVDS：低压差分信号LVPECL:高速差分，PECL差值更大，干扰更强，速度大于LVDS当外部电平输入为LVPECL,而FPGA是LVDS时：硬件需要使用电阻网络将LVPECL转换为LVDS.TMDS：差分，针对HDMI视频传输.要求10bit 数据串行通过端口SSTL,HSTL:专用于DDR存储器的单端标准单端：信号由一根导线输出。
quartus II FPGA 引脚电平设置
weixin_41155462的博客
06-22 8681
1. 当所有的未使用的PIN设置位输出接地时： 主要指：所有的IC PIN，包括已经定义了输入或者输出的PIN，但是没有实际的信号进出（即未使用），测试为0v。 反面讲，使用的PIN，是指实际定义并在逻辑里使用这个信号，且有实际负载的才算。否则就算定义了，如果没有实际使用也是未使用。 2. 当所有的未使用的PIN设置为三态输入： 3. 如果在PIN PLANNER中定义了输入弱上拉，那么未使用时测试为高电平。其余PIN受set the unused pins as "inputs tri-st.
FPGA学习笔记之电平标准
loveinsdu的博客
08-02 439
差分信号，两根导线输出，有抗干扰的能力。输出电压：2.5V/1.8V。三极管单端输出，像一般的USB转TTL。一根导线输出：3.3V/5V/0V。缺点是功耗大，翻转慢，传输率也是仅有几十M。MOS管单端输出，这是目前常用的期间之一，功耗小，翻转快，一般传输速率<150MHZ都可以使用。当外部输入为LVPECL，而FPGA为LVDS，硬件则需要电阻网络，将LVPECL转为LVDS。注意事项：2.5V/1.8V在使用LVDS时，Bank供电一定为2.5或者1.8。高速差分信号，差值较高，抗干扰的能力更强。
FPGA之道——数字系统之间的接口电平标准
吉大秦少游
02-11 3069
文章目录前言双阈值标准TTLLVTTLLVTTL3V3LVTTL2V5CMOSLVCOMSLVCOMS3V3LVCOMS2V5LVCOMS1V8LVCOMS1V5LVCOMS1V2LVDSRS232RS485不同标准之间能否混连？ 前言 我们在对FPGA项目进行约束的时候，常常看到这样的电平标准，例如LVCOM18，LVCOS25，LVDS，LVDS25等等，其实这些都是一系列的电平标准，为了更加深刻地理解电平标准，下面摘选自《FPGA之道》这本书对于电平标准的讲解来理解。 双阈值标准 所谓的双阈值标准，是
FPGA学习笔记及使用书籍
09-15
本资源摘要信息涵盖了FPGA学习笔记及使用书籍，涉及数字IC设计逻辑门原理图、Verilog基础语法等知识点。 一、数字IC设计逻辑门原理图 数字IC设计逻辑门原理图是数字电路设计的基础。通过学习数字IC设计逻辑门原理...
Xilinx FPGA I/O电平标准简介（三）
07-19
PCI电平标准即外设器件互联电平标准，该标准支持33MHz和66MHz的总线应用，包括PCI-X、PCI-33、PCI-66等各类电平标准。
FPGA全程进阶 第二十一章之 几种常用电平分析及特性
07-17
TTL和CMOS是数字电路中两种常见的逻辑电平，LVTTL和LVCMOS是两者低电平版本。TTL是流控器件，输入电阻小，TTL电平器件速度快，驱动能力大，但功耗大。CMOS是MOS管逻辑，为压控器件，且输入电阻极大，CMOS电平器件速度慢，驱动能力不足TTL，但功耗小。
FPGA（Kintex-7）学习笔记
05-08
《FPGA（Kintex-7）学习笔记——上电配置流程详解》 FPGA（Field Programmable Gate Array）是可编程逻辑器件的一种，而Kintex-7是Xilinx公司推出的高性能FPGA系列，广泛应用于高速数据处理、通信、图像处理等领域...
FPGA之道（3）数字系统之间的接口电平标准
Reborn Lee
02-09 4837
我们在对FPGA项目进行约束的时候，常常看到这样的电平标准，例如LVCOM18，LVCOS25，LVDS，LVDS25等等，其实这些都是一系列的电平标准，为了更加...
fpga电平约束有什么作用_详解FPGA时序约束
weixin_39642998的博客
12-06 909
FPGA约束介绍FPGA设计中常用的约束主要分3类：时序约束、区域和位置约束以及其他约束。(1)时序约束，用于规范设计的时序行为，满足要求的时序条件，指导综合和布局布线阶段的优化算法。(2)区域和位置约束，指定I/O引脚位置，指导实现工具在芯片特定的物理区域进行布局布线。(3)其他约束，指目标芯片型号、电气特性等约束属性。Timing Analyzer是ISE中集成的静态时序分析(Static T...
FPGA引脚功能说明与分析
weixin_44077714的博客
05-13 7947
FPGA引脚功能说明与分析 FPGA有很多个引脚，大多数为用户的IO口，有少量的IO作为特殊功能使用，下面以EP4CE10E22C8N芯片为例。 VCCINT： 供电引脚。内核电压1.2V/5%，负责给内部逻辑阵列电源引脚供电 VCCIO： IO口供电电压，共有8个块，每个块的供电电压可以不一样，支持所有IO口输入输出标准 GND： 供电负极。器件所有的GND引脚应该连接到板子地 GNDA： PLL锁相环的地，需要与GND相连。 VREFB： 参考电压引脚供电。给每个块输入参考电压，如果某个块使用输入参考电
FPGA引脚功能定义解释
2301_77388053的博客
12-27 725
FPGA_IO Bank供电方案 - 容程锦华 - 博客园 (cnblogs.com)](https://www.cnblogs.com/rongchengjinhua/p/16165968.html#:~:text=同一个Bank中的所有IO供电相同，各个Bank的IO供电都可以不同，IO供电支持1.2V、1.5V、1.8V、2.5V、3.0V、3.3V多种电平标准。具体的可根据该Bank上的IO功能确定 如某个IO Bank上连接的是DDR2存储器，则该IO,Bank的供电要求为1.8V。
FPGA中的I/O电平研究
No detail can be too detailed
10-22 3510
存储
小梅哥Xilinx FPGA学习笔记
08-24
小梅哥在学习Xilinx FPGA期间进行了积极的探索，特别是对Cyclone V SOC的开发流程进行了学习。从裸机到基于Linux嵌入式系统，小梅哥实现了FPGA和ARM Cortex-A9 CPU之间的双向控制和数据传输。 在代码编写方面，小梅哥设计了一个名为mux2的模块，用于实现二选一多路器。模块包含了输入和输出端口，并通过assign语句实现了信号的赋值。 在激励文件中，小梅哥使用reg和wire定义了输入和输出信号，并通过mux2模块进行了实例化。然后，通过initial块生成了一系列的激励信号，对模块进行仿真。 总结来说，小梅哥在Xilinx FPGA学习笔记中记录了自己对Cyclone V SOC的学习、代码编写和激励文件的使用。这些学习内容对于理解FPGA开发流程以及实现特定功能非常有帮助。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* [FPGA自学笔记——设计与验证VIP版.pdf](https://download.csdn.net/download/qq_30307853/11656682)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] - *2* *3* [小梅哥Xilinx FPGA学习笔记1——二选一多路器](https://blog.csdn.net/weixin_42454243/article/details/122026484)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

数字硬鉴

你的鼓励就是我创作的最大动力。

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值