读书笔记(Verilog HDL那些事儿_建模篇0)

原创 2016年05月31日 15:34:17

说明:写代码总感觉不是很好,向前辈学习,提升自己。

感悟:文章作者可以将一个大工程划分为多个子模块,主要分功能模块和控制模块,一个功能一个模块的思路刚开始觉得很繁琐,但是到后来却发              现他利于移植,更重要的是将功能划分开,方便阅读和维护。

进度:第三章(159页)

整理来自:时间的诗

  1、模块:功能模块、控制模块、组合模块
  2、准则:一个模块一个功能
  3、信号:
           组合模块:clk, rst_n, RX_Pin_In, TX_Pin_Out  // 端口信号
           控制模块:clk, rst_n, Start_Sig, Done_Sig, TX_En_Sig, TX_Done_Sig,
           功能模块:clk, rst_n, Start_Sig, Done_Sig 


           模块内部:
           TX_Data,                           // 数据信号
           isS, isO,                          //中间信号
           assign S_Start_Sig = isS;          //端口信号
           assign O_Start_Sig = isO;
          
           “仿顺序操作”的建模都有标志性的“ 模块构造”,
           就是所有模块都拥有“ Start_Sig”和“ Done_Sig”。
           “ Start_Sig”如同 C 语言中的调用指令,
           “ Done_Sig”如同 C 语言的返回指令。
           这两个信号的存在就是为了控制模块的调用。
           
     计数器:isCount,  // 标志寄存器使能着该定时器
             Count1,   // 计数到1ms
             Count_MS, // 技术多少个1ms
             rTimes,   // 计数次数
     
  4、模块命名方式及模块信号注释:

sos_module
sos_control_module
s_module
o_module
sos_control_module U3
(
 .CLK( CLK ),
 .RSTn( RSTn ),
 .Start_Sig( Start_Sig ),      // input - from top
 .S_Done_Sig( S_Done_Sig ),    // input - from U1
 .O_Done_Sig( O_Done_Sig ),    // input - from U2
 .S_Start_Sig( S_Start_Sig ),  // output - to U1
 .O_Start_Sig( O_Start_Sig ),  // output - to U2
 .Done_Sig( Done_Sig )         // output - to top
 );

  5、常用定时器 计数器模板
/****************************************/
  parameter T1MS = 16'd49_999;  //开发板使用的晶振为50MHz,50M*0.001-1=49_999
/***************************************/
reg [15:0]Count1;
always @ ( posedge CLK or negedge RSTn )
  if( !RSTn )
     Count1 <= 16'd0;
  else if( Count1 == T1MS )
     Count1 <= 16'd0;
  else if( isCount )
     Count1 <= Count1 + 1'b1;
  else if( !isCount )
     Count1 <= 16'd0;
/****************************************/ 
reg [9:0]Count_MS;
always @ ( posedge CLK or negedge RSTn )
  if( !RSTn )
     Count_MS <= 10'd0;
  else if( Count_MS == rTimes )
     Count_MS <= 10'd0;
  else if( Count1 == T1MS )
     Count_MS <= Count_MS + 1'b1;

/******************************************/

  6、仿顺序操作状态机:
  
always @ ( posedge CLK or negedge RSTn )
  if( !RSTn )  begin
     i   <= 4'd0;
     isO <= 1'b0;
     isS <= 1'b0;
     isDone <= 1'b0;
  end
  else if( Start_Sig )
     case( i )
       4'd0:
         if( S_Done_Sig ) begin isS <= 1'b0; i <= i + 1'b1; end
         else isS <= 1'b1;
       4'd1:
         if( O_Done_Sig ) begin isO <= 1'b0; i <= i + 1'b1; end
         else isO <= 1'b1;
       4'd2:
         if( S_Done_Sig ) begin isS <= 1'b0; i <= i + 1'b1; end
         else isS <= 1'b1;
       4'd3:
         begin isDone <= 1'b1; i <= 4'd4; end
       4'd4:
         begin isDone <= 1'b0; i <= 4'd0; end
       default:
         begin isDone <= 1'b0; i <= 4'd0; end
      endcase

    /*****************************************/

版权声明:本文为博主原创文章,未经博主允许不得转载。

相关文章推荐

Delphi7高级应用开发随书源码

  • 2003年04月30日 00:00
  • 676KB
  • 下载

Delphi7高级应用开发随书源码

  • 2003年04月30日 00:00
  • 676KB
  • 下载

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的资源(六)

声明:本文转载于http://www.cnblogs.com/kingst,版权归akuei2及黑金动力社区(http://www.heijin.org)共同所有。2.5 低级建模的资源低级建模有讲求...

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--听听低级建模的故事(五)

声明:本文转载于http://www.cnblogs.com/kingst,版权归akuei2及黑金动力社区(http://www.heijin.org)共同所有。有。2.4 听听低级建模的故事经过两...

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--系统建模(二十三)

声明:本文为原创作品,版权归akuei2及黑金动力社区(http://www.heijin.org)共同所有,如需转载,请注明出处http://www.cnblogs.com/kingst/第六章 :...

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--不是“编程”是“建模”(四)

声明:本文转载于http://www.cnblogs.com/kingst,版权归akuei2及黑金动力社区(http://www.heijin.org)共同所有。2.3 Verilog HDL 不是...

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的基础实例(七)

声明:本文转载于http://www.cnblogs.com/kingst,版权归akuei2及黑金动力社区(http://www.heijin.org)共同所有。 第三章 低级建模的基础实例从这一章...

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的基础(二)

 声明:本文转载于http://www.cnblogs.com/kingst,版权归akuei2及黑金动力社区(http://www.heijin.org)共同所有。第二章:低级建模的基础2.1 顺序...

[verilog读书笔记]1.Verilog HDL数字设计

1.HDL(Hareware Description Language---硬件描述语言)的出现 出现的原因: 随着集成电路的发展,芯片上集成的逻辑门越来越多,设计过程也因此越来越复杂,因此设计者...

Verilog HDL的建模

September 13, 2016 作者:dengshuai_super 出处:http://blog.csdn.net/dengshuai_super/article/details/52...
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:读书笔记(Verilog HDL那些事儿_建模篇0)
举报原因:
原因补充:

(最多只允许输入30个字)