读书笔记(Verilog HDL那些事儿_建模篇0)

原创 2016年05月31日 15:34:17

说明:写代码总感觉不是很好,向前辈学习,提升自己。

感悟:文章作者可以将一个大工程划分为多个子模块,主要分功能模块和控制模块,一个功能一个模块的思路刚开始觉得很繁琐,但是到后来却发              现他利于移植,更重要的是将功能划分开,方便阅读和维护。

进度:第三章(159页)

整理来自:时间的诗

  1、模块:功能模块、控制模块、组合模块
  2、准则:一个模块一个功能
  3、信号:
           组合模块:clk, rst_n, RX_Pin_In, TX_Pin_Out  // 端口信号
           控制模块:clk, rst_n, Start_Sig, Done_Sig, TX_En_Sig, TX_Done_Sig,
           功能模块:clk, rst_n, Start_Sig, Done_Sig 


           模块内部:
           TX_Data,                           // 数据信号
           isS, isO,                          //中间信号
           assign S_Start_Sig = isS;          //端口信号
           assign O_Start_Sig = isO;
          
           “仿顺序操作”的建模都有标志性的“ 模块构造”,
           就是所有模块都拥有“ Start_Sig”和“ Done_Sig”。
           “ Start_Sig”如同 C 语言中的调用指令,
           “ Done_Sig”如同 C 语言的返回指令。
           这两个信号的存在就是为了控制模块的调用。
           
     计数器:isCount,  // 标志寄存器使能着该定时器
             Count1,   // 计数到1ms
             Count_MS, // 技术多少个1ms
             rTimes,   // 计数次数
     
  4、模块命名方式及模块信号注释:

sos_module
sos_control_module
s_module
o_module
sos_control_module U3
(
 .CLK( CLK ),
 .RSTn( RSTn ),
 .Start_Sig( Start_Sig ),      // input - from top
 .S_Done_Sig( S_Done_Sig ),    // input - from U1
 .O_Done_Sig( O_Done_Sig ),    // input - from U2
 .S_Start_Sig( S_Start_Sig ),  // output - to U1
 .O_Start_Sig( O_Start_Sig ),  // output - to U2
 .Done_Sig( Done_Sig )         // output - to top
 );

  5、常用定时器 计数器模板
/****************************************/
  parameter T1MS = 16'd49_999;  //开发板使用的晶振为50MHz,50M*0.001-1=49_999
/***************************************/
reg [15:0]Count1;
always @ ( posedge CLK or negedge RSTn )
  if( !RSTn )
     Count1 <= 16'd0;
  else if( Count1 == T1MS )
     Count1 <= 16'd0;
  else if( isCount )
     Count1 <= Count1 + 1'b1;
  else if( !isCount )
     Count1 <= 16'd0;
/****************************************/ 
reg [9:0]Count_MS;
always @ ( posedge CLK or negedge RSTn )
  if( !RSTn )
     Count_MS <= 10'd0;
  else if( Count_MS == rTimes )
     Count_MS <= 10'd0;
  else if( Count1 == T1MS )
     Count_MS <= Count_MS + 1'b1;

/******************************************/

  6、仿顺序操作状态机:
  
always @ ( posedge CLK or negedge RSTn )
  if( !RSTn )  begin
     i   <= 4'd0;
     isO <= 1'b0;
     isS <= 1'b0;
     isDone <= 1'b0;
  end
  else if( Start_Sig )
     case( i )
       4'd0:
         if( S_Done_Sig ) begin isS <= 1'b0; i <= i + 1'b1; end
         else isS <= 1'b1;
       4'd1:
         if( O_Done_Sig ) begin isO <= 1'b0; i <= i + 1'b1; end
         else isO <= 1'b1;
       4'd2:
         if( S_Done_Sig ) begin isS <= 1'b0; i <= i + 1'b1; end
         else isS <= 1'b1;
       4'd3:
         begin isDone <= 1'b1; i <= 4'd4; end
       4'd4:
         begin isDone <= 1'b0; i <= 4'd0; end
       default:
         begin isDone <= 1'b0; i <= 4'd0; end
      endcase

    /*****************************************/

版权声明:本文为博主原创文章,未经博主允许不得转载。

VerilogHDL那些事儿

  • 2011年07月06日 11:38
  • 17.81MB
  • 下载

Verilog HDL那些事儿

  • 2014年06月26日 22:47
  • 17.74MB
  • 下载

verilog HDL经典程序实例135例

  • 2010年07月23日 10:03
  • 155KB
  • 下载

Verilog_HDL的故事_之_整数除法器.pdf

  • 2011年10月29日 10:01
  • 1.09MB
  • 下载

读书笔记(Verilog HDL那些事儿_建模篇1)

读书笔记(Verilog HDL那些事儿_建模篇1)      说明:写代码总感觉不是很好,向前辈学习,提升自己。      感悟:1: 系统 -> 封装 -> 模块 这样的层次结构不只是Ve...
  • Times_poem
  • Times_poem
  • 2016年06月01日 17:07
  • 546

读书笔记:《明朝那些事第三部:妖孽宫廷》

1.“莫须有”杀掉了岳飞,“意欲”杀掉了于谦。2.徐有贞聪明绝顶,认定李贤是他的亲信,可是他错了。石亨位高权重,对李贤许以官位,以为可以拉拢他,可是他也错了。他们都认为这个叫李贤的人会乖乖地听他们的话...
  • ansenamerson
  • ansenamerson
  • 2017年08月25日 12:14
  • 318

Verilog例子整理(转载)

【例5.6 】用fork-join 并行块产生信号波形 `timescale 10ns/1ns  module wave2;  reg wave;  parameter cycle=5; ...
  • liang0000zai
  • liang0000zai
  • 2014年03月22日 20:02
  • 2678

verilog经典例子

  • 2011年04月11日 21:31
  • 111KB
  • 下载

Verilog HDL的基本语法

Verilog HDL的基本语法   前言   Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL...
  • u010277881
  • u010277881
  • 2014年07月31日 16:13
  • 5215

Verilog HDL 快速入门

Verilog HDL 快速入门Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),它是以文本形式来描述数字系统硬件的结构和行为的语言。 ...
  • Alexanderrr
  • Alexanderrr
  • 2016年06月08日 21:25
  • 3083
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:读书笔记(Verilog HDL那些事儿_建模篇0)
举报原因:
原因补充:

(最多只允许输入30个字)