SRIO学习（三）——SRIO包

最新推荐文章于 2024-08-05 22:32:28 发布
最新推荐文章于 2024-08-05 22:32:28 发布
阅读量1.6w 收藏 85
点赞数 11
分类专栏： SRIO学习 文章标签： 数据 终端 管理
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/haiyonghao/article/details/52453892
版权
本文深入探讨SRIO（Serial RapidIO）技术，解析SRIO包的构成，包括逻辑层、传输层和物理层。重点阐述操作队列的概念，控制符在数据传输中的作用，以及不同类型的SRIO包。SRIO包通过请求包和响应包完成交易，控制符号管理transaction流程，确保数据的正确传输与确认。
摘要由CSDN通过智能技术生成

SRIO Functional Description

SRIO包

在讲SRIO包之前，有必要再强调一下SRIO的构造层次。
SRIO分为三个层次，分别是逻辑层，传输层和物理层。

逻辑层 确定终端处理传输的协议，包括包的格式。

传输层 定义了在系统中正确路由信息包的寻址方案。

物理层 包含设备级的接口信息，如电气特性、错误管理数据和基本的流量控制数据。

传输层与逻辑层和物理层是上下兼容的。

RapidIO数据流由与数据字段有关的逻辑层、传输层和物理层组成。

逻辑层包含header（定义访问类型）和payload（如果有的话）。

传输层一定程度上取决于系统中物理层的拓扑结构，传输层包含有发送/接受消息（message）所需的来源设备ID（source ID）和目标设备ID（destination ID）。

物理层取决于物理接口（例如并口和串口），物理层包含优先级，acknowledgement(什么是acknow

最低0.47元/天 解锁文章
润星晓晔
关注
专栏目录
SRIO学习（四）——SRIO管脚
haiyonghao的博客
09-10 7338
SRIO Functional Description SRIO管脚 【SRIO管脚部分官方文档给的信息较少，只有一个表格，不过笔者会对表格里的描述进行详细解析】 SRIO设备管脚是基于Current-Mode Logic (CML)【电流模式逻辑】的高速差分信号，传输和接收信号的缓存自身都包含有时钟恢复区域。参考时钟输入是不纳入SerDes宏的，参考时钟使用的是差分缓存输入的，
【高速接口-RapidIO】4、Xilinx RapidIO核详解
weixin_30951743的博客
12-05 3721
一、RapidIO核概述 　　RapidIO核的设计标准来源于RapidIO Interconnect Specification rev2.2，它支持1x，2x和4x三种模式，每通道的速度支持1.25Gbaud，2.5Gbaud，3.125Gbaud，5.0Gbaud和6.25Gbaud五种。 　　RapidIO核分为逻辑层（Logical Layer），缓冲（Buffer）和物理层（Phy...
SRIO数据包解析.rar
05-05
在仿真RapidIO核的过程中，使用VB.NET编写的简单工具（含exe及对应源码），能够对Xilinx SRIO的传输层数据包（仅HELLO格式）、物理层数据包进行解析，便于理解数据包。 开发环境：VS2005
史上最详细SRIO介绍及使用
最新发布
2302_81858582的博客
08-05 1931
2个开发板进行回环：每个板子都调用1个SRIO IP核，板内部通过SRIO用户接口以AXI4-stream形式与数据模块进行交互，两板之间通过高速收发器进行传输，通过SRIO选择的lane的个数（1x、2x、4x），使用对应个数的高速收发器进行传输。主要有8bit的ID、4bit的FTYPE和4bit的TTYPE共同决定了它的事务类型、8bit的净荷量（0-255字节）、34bit的地址，剩下还有3bit的保留位，1bit响应，2bit优先级。
「Xilinx Vivado Verilog SRIO开发：包含维护包、读写和门铃等功能的FIFO顶层封装，简单操作，应用于实际工程，附带SRIO使用说明文档和免费license」，Xilinx Vi
KGIkqlKD的博客
06-14 660
通过本文的介绍和实例，相信读者对于在Xilinx Vivado中使用Verilog开发和维护SRIO的读写和门铃功能有了更深入的理解和认识。通过简单的修改，我们可以将其应用于不同的场景和需求。最后，我们还将附上SRIO的使用说明文档和免费许可证，以便更多人可以通过简单的修改和应用，将SRIO集成到自己的实际工程中。xilinx vivado verilog srio开发，包含维护包、读写和门铃等功能，顶层封装为fifo，操作简单，简单修改即可应用到实际工程中，附含srio使用说明文档和免费license。
4 维护操作与包格式
一个码农的足迹
07-08 881
第8类事务维护事务用于访问 RapidIO能力寄存器（CARs，Capability Registers）、命令和状态奇存器( CSRs，Command and Status Register) ，本地定义的寄存器（Locally-Refined Registers）以及数据结构（Data Structures）。与其他的请求格式不同,维护操作的请求和响应包格式都是第8类包格式。第8 类包不含地址字段,只含写请求和读响应的数据载荷。 WRSIZE字段规定了多双字事务数据载荷的最大长度。数据载荷的长度不能超
SRIO系统初始化过程和路由配置
kunkliu的博客
07-29 2844
参考 RapidIO规范《RapidIO_Rev_2.2_Specification》 书籍《RapidIO The Embedded System Interconnect》 系列博客SRIO学习 系列博客RapidIO（还介绍了TSI721...
SRIO学习（一）——外设数据流
haiyonghao的博客
09-04 1万+
SRIO Functional Description外设数据流外设数据流概念SRIO是一个外部驱动的从模块，但能够在dsp上扮演主模块的角色，意思就是他能够直接向dsp推送所需的数据而不需要产生中断或者通过DMA。这有一个好处就是减少来中断数量，减少来与只读中断的握手时间，并将EDMA释放给其他任务。SRIO确定数据包（packet）的有效载荷（payload）最高有256个字节，很多时候，数据的
SRIO学习（二）——SRIO结构
热门推荐
haiyonghao的博客
09-06 3万+
SRIO结构【写在前面：在学习SRIO后续知识时发现有很多概念很难理解，查资料发现我对SRIO构架那部分学习太过敷衍，特此用一篇博文来学习交流一下SRIO构架。】RapidIO层次构建SRIO模块由三层构建而成。逻辑层 确定终端处理传输的协议，包括包的格式。传输层 定义了在系统中正确路由信息包的寻址方案。物理层 包含设备级的接口信息，如电气特性、错误管理数据和基本的流量控制数据。传输层与逻辑层和物理
Aurora 8B10B，PCIe2.0，SRIO 2.0三种串行通信协议分析
01-06
本文针对Xilinx Virtex-6 FPGA支持的三种高速串行通信协议——Aurora 8B/10B、PCI Express 2.0 (PCIe2.0) 和 Serial RapidIO 2.0 (SRIO 2.0)，进行了深入的测试和对比分析。 #### 测试平台简介 测试所用平台基于...
TMS320C6678开发笔记---SRIO例程1
kunkliu的博客
11-20 6537
第15节 SRIO例程 参考文档：（系列博客，对官方SRIO手册的中文解释） https://blog.csdn.net/kunkliu/article/details/105271629 创龙提供的SRIO中文参考资料《C66x串行快速输入输出（SRIO）用户指南.pdf》 TI官方资料《Serial Rapid IO (SRIO) User Guide.pdf》 15.1节 K1_STK_v1.1回环测试例程 K1_STK_v1.1 中参考文档：（建议看一下） 《KeyStone...
ISCSI的target和initiator的部署
dingding_02的博客
01-14 1212
1.Target端的配置  target端即磁盘阵列或其他装有磁盘的主机。通过iscsitarget工具将磁盘空间映射到网络上，initiator端就可以寻找发现并使用该磁盘。  注意，一个target主机上可以映射多个target到网络上，即可以映射多个块设备到网络上。 首先查看主机磁盘，将要按自己的需求做好分区和分区的大小，注意firwalld开放iscsi端口 在主机上安装tar
【FPGA】SRIO中的关键问题总结（一）SRIO中的关键数据包格式总结
Reborn Lee
07-03 1万+
这篇博文的内容主要是一些数据包的格式，包括FPGA SRIO端最重要的逻辑层数据包格式HELLO格式，此外还有数据最终的格式，也就是通过高速串口发送出去的包的格式。 这篇博文在参考了数据手册以及博文：Xilinx RapidIO核仿真与包时序分析的基础之上，通过仿真提取时刻需要查询的内容而作。 在此十分干些上述博文的作者，他是我见过的对SRIO数据手册翻译的最好的作者。 这篇博文的最后，我也附上了他的链接，虽然素未蒙面，但是我真的很感谢他。
SRIO—IP核——4.SRIO配置与示例，协议解析
qq_44932488的博客
12-11 3718
示例工程目录：包含两个头文件和一堆子模块。文件名称模块功能描述Verilog头文件，定义了一些维护事务，它被包含在srio_quick_start.v模块中Verilog头文件，定义了121个事务，它被包含在srio_request_gen.v模块中srio核心模块，包含IP例化以及时钟和复位；我们使用IP核就是在该模块的基础上进行逻辑设计。生成请求事务的模块，把instruction_list.vh中包含的事务发出去这个模块用来产生有响应事务的响应包。
浅谈SRIO
fengzhishengcc的博客
07-05 1万+
浅谈SRIO1. 端口概述2．传输模式和协议3．软件设计4 测试情况 RapidIO技术是由Freescale和Mercury公司率先提出的一种高带宽、低延时的基于包交换的开方式互联技术标准。RapidIO主要应用于嵌入式系统的高速互联，支持芯片到芯片以及板卡到板卡间的高速通讯。 RapidIO技术的主要特点： 灵活的系统结构，允许点对点传输； 带错误检测的鲁棒传输； 可扩展的频率和接口宽度； 非软件密集型操作； 低开销的高带宽互联； 低引脚数、低功耗、低延迟； 支持1x/2x/4x操作； 
九、基于FPGA的SRIO核的使用
weixin_41838250的博客
03-15 6663
1.SRIO核介绍。 SRIO核核带宽支持x1, x2，x4 。速率支持1.25G 2.5G 3.125G 5G 6.25G。主要包括逻辑层，缓冲层，物理层，底层gt模块。架构图如下：
AXI Memory-Mapped SRIO收发控制器
小裘的博客
12-20 3361
Xilinx的SRIO IP可以用混合的接口或者分Initiator和Target的AXI4-Stream接口，数据是以Hello Format的包格式传输（SRIO IP的文档里有说明）。为了实现SRIO接口直接访问DDR数据空间，需要将Hello Format包格式转换为AXI4 master接口。
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值