基于AMTE2的4个site loadboard板硬件设计

最新推荐文章于 2024-07-26 17:51:38 发布
最新推荐文章于 2024-07-26 17:51:38 发布
阅读量3.1k 收藏 10
点赞数 7
分类专栏： PCB 文章标签： 芯片测试 测试装置
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/ljlujie/article/details/70799991
版权
本文详细介绍了基于AMTE2平台的4site负载板设计，适用于大封装芯片测试。内容包括原理图及各site的详细展示，以及PCB的各个层面和3D模型图。
摘要由CSDN通过智能技术生成

    前面有讲述到AMTE2平台，该平台是测试本公司所有芯片的通用平台，一般情况小封装芯片使用2site测试方式，前面有讲述到，而对于大封装的芯片则是按照4site方式测试的，现在基于AMTE2平台设计4site的loadboard板子，其中AMTE2是设计成2个site的，即如果测试小封装芯片则只需要1块AMTE2底板和1个loadboard板，而测试大封装芯片则使用2个AMTE2底板拼接完成，现在将设计好的4site loadboard板贴图如下，以作为纪念：

、

    上图为原理图顶层图


    上图为loadboard的第1个site原理图


    上图为loadboard的第2个site原理图


    上图为loadboard的第3个site原理图


    上图为loadboard的第4个site原理图


    上图为P

最低0.47元/天 解锁文章
NTMR
关注
专栏目录
Load Board 和Burn in Board 区别
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-12 585
测试环境：LOAD BOARD的测试环境相对简单，主要是测试设备和被测试器件之间的接口，通常没有额外的控制系统。总之，LOAD BOARD和BURN IN BOARD都是半导体行业中必不可少的测试工具，它们有不同的测试内容、测试过程、适用范围和管理方式。而BURN IN BOARD则需要经过长时间的测试，通过对测试结果的分析，才能确定器件的可靠性和寿命。成本：LOAD BOARD的制造成本相对较低，而BURN IN BOARD的制造成本相对较高，因为它需要更复杂的设计和更严格的测试环境。
一种IC测试装置---AMTE2
天道酬勤，恒者能胜
10-06 1422
本设计借鉴了ATE的架构，即测试底板+loadBoard板的形式，并且测试底板由多个可裁剪的模组构成，这样的设计在以后测试不同种类的芯片时，只需要开发对应的loadBoard板即可，测试底板对于所有种类的测试芯片通用。这样做有很多好处，在此不做说明，最近做了一个2site的测试底板和一种芯片的loadBoard板，该方案中很多创新设计也申请专利，下面先给出几张硬件图片，首先给出测试底板的原理图
Bootloader
aaaaatiger--寻路
05-19 3867
6.1  Bootloader对于计算机系统来说，从开机上电到操作系统启动需要一个引导过程。嵌入式Linux系统同样离不开引导程序，这个引导程序就叫作Bootloader。6.1.1  Bootloader介绍Bootloader是在操作系统运行之前执行的一段小程序。通过这段小程序，我们可以初始化硬件设备、建立内存空间的映射表，从而建立适当的系统软硬件环境，为最终调用操作系统内核做
Engineering Guidelines for High-Speed Loadboard Design
03-18
提供ATE设备上高速信号测试板的设计指南
芯片FT量产测试工装介绍
最新发布
flomingo1的专栏
07-26 230
测试负载板(Load Board)是一种连接测试设备与被测器件的机械及电路接口,主要应用在半导体制造后端IC封装后的良率测试,透过此阶段 的测试,可以剔出功能不良的IC,避免后续电子产品因不良IC产生报废。它是一个IC和PCB之间的静态连接器，它会让芯片的更换测试更为方便，不用一直焊接和取下芯片，这样的话，就不会损伤芯片和PCB，从而达到快速高效的测试。ATE测试用的治具，安装与Handler，不同型号的Handler需要不同结果的change Kit。下图是一款支持QFN48 封装IC的Socket。
ATE测试—新手入门学习（二）【6-10】
江湖小浪花的博客
05-06 3890
在实际的半导体测试环境中，这样的系统架构有助于实现自动化和高精度的测试，确保芯片在出厂前经过充分的功能和性能验证。芯片测试座，又称ICsocket，它只是为了满足某种芯片某种测试需求的内联器它是一个IC和PCB之间的静态连接器，它会让芯片的更换测试更为方便，不用一直焊接和取下芯片，这样的话，就不会损伤芯片和PCB，从而达到快速高效的测试。测试机的分类确实不仅限于数字和模拟，还包括其他类型，如混合信号测试机、射频（RF）测试机等，它们根据特定的测试需求和应用场景被设计和使用。
芯片FT量测简介
qq_36033382的博客
06-24 1万+
概要：芯片的量测需求的资源主要是ATE+Handler+量测治具+测试程序。ATE：ATE是Automatic Test Equipment的缩写， 于半导体产业意指集成电路(IC)自动测试机， 用于检测集成电路功能之完整性， 为集成电路生产制造之最后流程， 以确保集成电路生产制造之品质。Handler：即Test Handler集成电路测试分选机。量测治具主要包括：LoadBoard、Socket、RF Cable、Change Kit等。测试负载板(Load Board)是一种连接测试设备与被测器件的机
V9821的AMTE硬件设计
天道酬勤，恒者能胜
08-26 2358
上次做的STE_V2.1的PCB发出去制作，中间空下来一段时间，就开启了V9821芯片的测试平台开发，全称是VI_AMTE_V9821_V1.0。该平台主要是配合芯片生产商进行芯片生产，下面就上几张我设计的硬件图。算是对本次设计的一点总结。 上面是总电路图。 上面是并口与PC通信接口。 上面是板子的电源。 上面是芯片测试A通道。 上面是芯片测试B通
AMTE2021.github.io:Exascale 2021的异步多任务系统
03-16
基于任务的模型和运行时系统表明，可以通过提供其他机制（例如超额预订，任务/数据局部性，共享内存和数据依赖性驱动的执行）来应对这些挑战。 该研讨会探讨了在现代和未来的HPC系统上基于任务的编程的优势。 它将...
STE_V1.0平台设计文档
天道酬勤，恒者能胜
04-21 2071
IC验证平台
测试入门简介
12-09
1----测试简介2----测试硬件简介－－－测试机(tester)3----测试硬件简介－－－测试手臂(handler and prober)4----测试硬件简介－－－探针卡(prober card)5----测试硬件简介－－－测试座(socket)6----测试硬件简介－－－测试板(loadboard and WPI)7----测试方法简介－－－开短路测试(openshort)8----测试方法简介－－－漏电路测试(Pin leakage)9----测试方法简介－－－level测试(VIL/VIH,VOL/IOL,VOH/IOH)10----测试方法简介－－－电源电流测试(IDD)11-
晶圆测试工艺介绍
阿拉伯梳子的专栏
12-07 2488
handler做分类动作。随着测试芯片的要求逐步提高，从对电流，电压，电阻的测试需求，到后来的功能，频率，AD\DA等需求，测试机的测试单元也越来越复杂，测试机的更新换代也逐步加快，不同的测试机的测试硬件板卡和测试软件系统都不尽相同，测试工程人员需要不断地更新测试机的知识，学习新型测试机的架构和软件特点，选择适合客户产品的高性价比的测试机系统。芯片测试和针卡的关系（针卡是被动治具，起到转接测试机信号和芯片Pad联通的关系，PCB上的排插和金属点位连接测试机的测试信号，PCB下的针位连接芯片的PAD）
数字后端基本概念介绍＜site＞
IC后端小白的博客
08-30 4308
今天我们要介绍的数字后端基本概念是site。site代表最基本的布局单元。site一般情况是最小standard cell的大小。类似cell的最小size。定义在 lef中, 如下图所示： SITE tsm3site               &n...
《集成电路测试指南》复盘
晴一千天的博客
06-14 1589
晶圆（Wafer）是由单晶硅制成的半导体晶体圆形片，经过处理后，上面可以形成数千个微小的晶粒（Die）。一个晶圆在其顶端会有一个平的缺口，这跟芯片缺口一样，是为了生产和测试时确定方向用的。晶圆制造完成后，需要对每一块晶粒进行测试，以确保其上的每一个Die满足制造书的规范。
HDFD 四个配置文件(core-site.xml hdfs-site.xml mapred-site.xml yarn-site.xml )的简单介绍
似水流年
10-05 9206
一 core-site.xml                         fs.defaultFS                 hdfs://master:9000                                 hadoop.tmp.dir                 /home/zkpk/hadoopdata        
芯片生产测试中的CP wafer单片测试时间和UPH预估
weixin_41451928的博客
10-13 6778
@[TOC]生产测试中的CP wafer的单片测试时间计算以及UPH 在半导体生产链的CP测试过程中，当工程师确认了一个touchdown的测试时间，如何预估一片wafer的测试时间和UPH等信息呢？ 如下我们搜集 了4个deivce ： 1.单片wafer纯测试时间计算公式 ((Totaldies/Sites+2*SQRT(Totaldies/p)0.5)1.2+index)touchdownTime 1）Totaldies/Sites为理想情况所有DUT扎所有die时，1片wafer的touchdow
如何看原理图
热门推荐
小浩的博客
02-19 1万+
原理图的看法
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值