++++++++++++++++++++++++++++++++++++++++++
本文系本站原创,欢迎转载! 转载请注明出处:
http://blog.csdn.net/mr_raptor/article/details/6624515
++++++++++++++++++++++++++++++++++++++++++
提示:如果读者对ARM中断机制不是很理解,建议先阅读本人其它三篇文章:
S3C2440系统中断
ARM处理器异常处理
ARM系统中断产生流程
一、概述
S3C6410中断控制器由两个VIC(Vectored Interrupt Controller, ARM PrimeCell)组成和两个TZIC’s(TrustZone Interrupt Controller SP890)。
两个TZIC’s和VIC’s很好的接合起来支持64个中断源。但是单从三星提供的硬件手册上,很彻底了解VIC中断的工作方式,还需要从ARM公司下载VIC控制器说明手册,ARM PrimeCell Vectored Interrupt Controller (PL192),通读该手册才能帮助我们很好理解VIC中断控制原理。
二、特点
S3C6410的向量中断控制器的特性如下:
l 每个VIC控制器包含32向量中断
l 固定的硬件中断优先级别
l 可编程的中断优先级
l 支持硬件的中断优先级屏蔽
l 可编程的硬件的中断优先级屏蔽
l 可产生一般中断和快速中断
l 可产生软件中断
l 原生的中断状态
l 中断请求状态
l 支持特权模式来限制访问
如图1-1所示。
图1-1 S3C6410的中断控制器
三、中断源
S3C6410中断源如下表所示:
表1-1 中断源
四、VIC寄存器
VIC0的基址是0x71200000,VIC1的基址是0x71300000
控制寄存器地址 = 偏移地址 + VICn基址