logisim设计实现4位二进制数的补码器电路

目录

（一、）1bit半加器电路

（一、）半加器原理

（二、）1bit半加器的电路设计

（二、)1bit全加器电路

（一、）全加器电路原理

（二、）1bit全加器电路的设计

（三、）4位二进制数的补码器电路

（一、）补码计算原理

（二、）4位二进制数的补码器电路设计

---

（一、）1bit半加器电路

（一、）半加器原理

将两个一位二进制数相加。

（二、）1bit半加器的电路设计

（二、)1bit全加器电路

（一、）全加器电路原理

由两个半加器构成，除了最低位以外，在考虑二进制数相加的同时，还需要考虑低位的进位。

（二、）1bit全加器电路的设计

（三、）4位二进制数的补码器电路

（一、）补码计算原理

正数时符号位为0，负数时符号位为1

正数补码：等于原码

如：+15的补码=00001111（第一位为符号位）

负数补码：等于反码+1

如：-15的补码=10001111（原码）->11110000符号位不变，其余位将0变1,1变0（反码）->11110001（补码）

（二、）4位二进制数的补码器电路设计