数字芯片ESD模型分析-金丝熔断

目录

一、失效现象

二、失效原因分析

三、避免失效的方法

---

一、失效现象

        端口金丝熔断，但测试阻抗正常。

二、失效原因分析

        如果芯片端口发生金丝熔断现象，在对芯片进行失效分析时，可首先可考虑对芯片端口进行阻抗测试。当端口阻抗出现异常，可考虑为ESD失效，钳位二极管对地导通或发生钳位二极管熔断；若阻抗正常，则可以考虑以下模型，如图1。其中，VDD为端口控制电压3.3V，VCC为芯片供电5V，R1为端口下拉电阻，R2-R8为对应芯片内部的线阻，R10-R14为等效负载电阻。

        若芯片供电时序正常，由图1中的仿真结果可知，当芯片电源上挂着负载时，电源上将测得较大电流，且负载越多电流越大。

图1、ESD上电时序正常模型

        若芯片供电时序异常时，即芯片电源未上电，端口控制电压已经上电时，仿真结果如图

2所示。由于芯片电源未上电或端口与电源之间存在上电先后时序时，钳位二极管上面将导通并与电源负载之间形成通路，当负载通路足够多时，芯片端口上会出现较大的电流，达到一定程度时将存在熔断金丝的风险（金丝熔断电流如图3所示）。

图2、ESD上电时序异常模型

图3、金丝、铜丝熔断电流

三、避免失效的方法

        若出现以上情况，则可通过以下方式避免芯片失效：

1、保证芯片电源先上电，再控制芯片端口电压上电；

2、若无法保证上电时序，则可考虑使用单独电源未芯片供电，当没有出现通路，端口上也不会出现较大电流；