芯片ESD防护

计上芯头

已于 2024-02-01 22:54:06 修改

阅读量4.4k

点赞数 33

分类专栏： ESD 文章标签：笔记

于 2024-02-01 20:41:59 首次发布

本文链接：https://blog.csdn.net/weixin_42693135/article/details/135981564

版权

栅极耦合(Gate-Couple) ESD技术

MOS管常见击穿类型

MOSFET击穿电压-Drain（漏极）->Source（源极）穿通击穿

MOSFET击穿电压-Drain（漏极）->Bulk雪崩击穿

MOSFET击穿电压-Drain（漏极）->Gate（栅级）击穿

MOS管容易击穿的原因

参考文献

基本概念

ESD（Electro-Static discharge）的意思是“静电释放”，在芯片的制造、运输、使用过程中，芯片的外部环境或者内部结构会积累一定量的电荷，这些积累的电荷会瞬间通过芯片的管脚进入集成电路内部，峰值电流可以达到数安培，也可能有几百伏甚至成千上万伏电压。EMI（Electromagnetic Interference）是电磁干扰，EMC（Electro Magnetic Compatibility）包括EMI和EMS，是“电磁兼容性”，指设备或系统在其电磁环境中符合要求运行并不对其环境中的任何设备产生无法忍受的电磁干扰的能力，和ESD注意区分。

ESD产生来源

1、人体放电模式(HBM,Human Body Model)：人体通过摩擦等方式积累了静电，再去碰触芯片时，人体上的静电便会经由芯片的PIN脚进入芯片内部，再经由芯片放电到地。

2、机器放电模式(MM,Machine Model)：机械手臂等设备本身积累了静电，当机器碰触芯片时，该静电便经由芯片的PIN脚放电。

3、元器件充电模式(CDM,Charge Device Model)：芯片先因磨擦或其他因素而在内部积累了静电，但在静电积累的过程中芯片暂未受到损伤。这种带有静电的芯片在处理过程中，当其PIN脚碰触到接地面时，内部的静电便会经PIN脚自IC内部形成放电，此种模式的放电时间可能只在几ns内。

HBM和MM都是由外而内的ESD事件，静电流是由芯片外部灌入内部，所以针对HBM和MM的防护主要集中在IO。而CDM是器件内部向外部放电，脉冲时间短，所以CDM防护的重点是建立低寄生电容的泄放通道，CDM幅值虽然很高，但是其防护电路不需要很大的面积，只需要能及时将积聚在半导体衬底材料内的载流子泄放出去。片外ESD保护器件常见的有陶瓷电容、齐纳二极管、肖特基二极管、MLV(Multi-Layer Varistor，多层变阻器)和TVS (Transient Voltage Suppresser 瞬态电压抑制器)。片上集成ESD 防护电路的难度较大，工艺进步使MOS管的栅极氧化层厚度越来越薄，芯片自身的ESD防护能力降低。湿度是影响静电电荷积累的重要因素，适当增加湿度可降低ESD电压。