2301_76660661的博客

在环境中创建driver。driver是整个testbench中最重要的组件之一，它向sequencer请求transaction，仲裁通过后sequence向sequencer发送产生的transaction并到达driver，在这里进行发送。driver的使命就是给予DUT正确的激励，以产生我们期望的结果。同时，在sequence机制中还提供了一种反馈功能，driver可以发送一个response返回给sequence，完成进一步控制。

sequencer是sequence机制的重要组成部分之一，它的主要功能就是发送产生出的sequence交给driver，由driver完成驱动。sequencer作为整个uvm树形结构的一部分，是一个uvm_component。在一个sequence在向sequencer发送transaction前，必须先向sequencer发送一个请求，sequencer把这个请求放在一个仲裁队列中。

在systemverilog中引入了程序块，将testbench从逻辑和时间上与DUT分开。随着设计复杂度的增加，模块之间的连接变得更加复杂。testbench需要一种更高层次的方法和设计建立通信，避免由于端口连接造成的错误。接口interface包含了连接、同步两个或者更多块之间的通信功能，所以使用接口连接设计块和测试平台。可以形象理解为在testbench中的连接interface只是一捆线，到了DUT当中再把这一捆线拆开，一个一个连接到DUT的各个端口上。

异步FIFO验证平台的搭建，首先创建transaction。

验证开始的第一步，创建整个验证平台的目录