![](https://img-blog.csdnimg.cn/ed4f384522ae4875ab723755b6f99d9a.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
UVM验证方法学
文章平均质量分 94
通用验证方法学(Universal Verification Methodology, UVM)是一个以SystemVerilog类库为主体的验证平台开发框架,验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。基于UVM验证方法学,我们可以更加快速高效地搭建出验证平台。
Clock_926
IC码农,新加坡国立大学毕业。原号已作废,在这里重新开始,做一些简单的分享,希望能和各路大佬进行交流。
展开
-
UVM验证方法学_phase机制
验证平台是很复杂的,要搭建出一个验证平台是一件相当繁杂的事情,要正确地掌握并理顺这些步骤是一个相当艰难的过程。在不同时间做不同的事情,这就是uvm中phase的设计哲学。但是仅仅划分成phase是不够的,phase的自动执行功能极大地方便了用户。同时,phase机制的引入在很大程度上解决了因代码顺序杂乱可能会引发的问题,也在很大程度上减少了验证平台开发者的工作量。原创 2023-03-19 21:41:00 · 3136 阅读 · 0 评论 -
UVM验证方法学_config_db机制
config_db机制是uvm中很重要的机制之一。由于验证平台的结构往往会比较复杂,其中的组件如果要进行互相通信和参数传递,则需要一种高效且稳妥的办法,这就是config_db机制的意义。正确地运用config_db机制,能够帮助我们灵活地对环境进行控制,实现不同的场景。原创 2023-03-26 21:02:16 · 1987 阅读 · 0 评论 -
UVM验证方法学_factory机制
factory机制即工厂机制,是uvm中最重要的机制之一。其存在的意义就是为了能够方便的替换环境中的实例或者已注册的类型。一般而言,在搭建完环境后,我们如果需要对环境进行更改配置或者相关的类信息,我们可以通过使用factory机制进行覆盖,达到替换的效果,从而大大提高环境的可重用性和灵活性。本质上来看,factory机制其实是对SystemVerilog中new函数的重载。这个原始的new函数实在是太简单,功能也太少。经过factory机制的改良之后,进行实例化的方法多了很多。原创 2023-04-01 21:45:21 · 349 阅读 · 0 评论 -
UVM验证方法学_打印信息控制
仿真过程中可能会出现各种各样的问题,查看所打印的log是debug过程很重要的一个环节。环境中的信息有很多,对打印信息的合理控制有助于我们快速定位问题,过滤掉我们不想看到的冗余信息。打印信息的控制有众多的函数可以选择,不论是对于严重级别的控制、对某节点或者某个ID的单独操作还是进行递归操作,都可以很轻松的完成。除此之外,我们还可以根据打印的信息对整个环境进行反馈控制,让我们可以实时地掌控整个环境的状态,让仿真过程更加顺利,产生我们所期望的结果。原创 2023-04-04 01:24:48 · 728 阅读 · 0 评论