PCIE学习笔记：PCIE-PHY功能描述之什么是PMA/PCS？

最新推荐文章于 2024-11-27 22:13:17 发布
最新推荐文章于 2024-11-27 22:13:17 发布
阅读量5.4k 收藏 16
点赞数 1
文章标签： 学习 硬件工程 驱动开发 fpga开发 硬件架构
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/2301_76887237/article/details/129388367
版权

PMA和PCS模块用于处理PHY packets。

PMA : Physical Medium Attachment

PMA在串行通道上接收和传输高速串行数据，串行化/去串行化、时钟数据恢复等功能，以及连续时间线性均衡器（CTLE）、判决反馈均衡器（DFE）和传输均衡等模拟前端功能。。

PCS : Physical Coding Sublayer

PCS充当PMA和PCIe控制器之间的接口，并执行数据编码和解码、加扰和解扰、块同步等功能。

参考资料：

1.F-Tile Avalon® Streaming Intel® FPGA IP for PCI Express* User Guide

2.Proposal for an Initial draft of 10GBase/WPcls48_1_0.pdf

learning1997
关注
以太网物理层(PHY)
ARM-Linux
04-06 6407
PHY包括MII/GMII(介质独立接口)子层,PCS(物理编码子层),PMA(物理介质附加)子层,PMD(物理介质相关)子层,MDI子层。 MII：medium independent interface，介质无关接口。提供公共接口，屏蔽这些物理层的不同细节 PCS：physical coding sublayer，物理编码子层，8B10B编码或8B1Q4编码等。 PMA: Physical Medium Attachment sublayer，物理介质连接子层，负责数据串化/解
Complex Digital Hardware Design学习笔记(四)——SERDES IP
KEEPergoing的博客
10-14 776
SERDES 瓦片在ASIC和FPGA中的设计集成了多种功能和能力，以促进高速数据传输，同时确保可靠性和测试灵活性。随着技术的发展，保持低抖动、优化时钟分配和增强错误校正机制变得日益重要，以支持复杂的通信协议。
用verilog编写的802.3的pcs和pma部分的verilog代码
06-08
用 verilog实现的1000MBASE-X的PCS的逻辑代码
PCIE之PCS和PMA含义
逆风水手的博客
05-14 1万+
在PCIe（Peripheral Component Interconnect Express）中，PCS和PMA都是物理层子层（Physical Layer Sublayer）的组成部分。PCS和PMA一起工作，使得PCIe可以实现高速、可靠的数据传输。
PCS、PMA与PMD层
weixin_41230430的博客
08-20 3818
在发送端，PCS层将来自数据链路层（如MAC层）的并行数据进行编码（如64B/66B编码），并可能添加必要的控制信息和校验码（如CRC校验），然后将编码后的并行数据传递给PMA层进行串并转换。在发送端，PMA层将PCS层传来的并行数据通过串并转换器（SERDES）转换为串行数据流，并通过物理介质（如光纤、双绞线等）发送出去。在接收端，PMA层将接收到的串行数据流通过串并转换器恢复为并行数据，并进行时钟恢复和数据同步等操作，然后将并行数据传递给PCS层进行解码和处理。
Zynq-Linux移植学习笔记之34-使用PCS/PMA IP核配置网络
热门推荐
无知的我
02-18 1万+
1、硬件设计 设计图如下，zynq PS ETH1连接PCS/PMA IP核。 这里PCS/PMA IP核相当于PHY，外部通过PCB连接到光模块。IP核的对应配置如下： 上面重要的部分是PHY的地址1.   2、uboot设计 在uboot中启用双网卡，需要修改zynq-common.h和zynq-zc70x.h两个配置文件 首先在zynq-zc70x.h中增加GE...
8b/10b编码/PMA/PCS/GTH
timewh的专栏
08-19 1299
时钟数据恢复（ CDR: clock data recovery） https://www.sohu.com/a/257420375_465219 https://www.sohu.com/a/165596586_657253
SFP光模块、gt口、PMD、PMA、PCS之间的关系
weixin_41230430的博客
08-20 960
PMD层是光模块中非常关键的一层，它主要负责将物理介质连接层（PMA）传来的信号转换成适合在特定介质（如铜缆、单模或多模光缆）中传输的信号。综上所述，SFP光纤接口模块通过继承PMD层的功能，实现了电信号与光信号之间的高效转换和传输，是现代网络通信中不可或缺的重要组成部分。光信号到电信号的转换：在接收端，SFP模块中的光接收器接收来自光纤的光信号，并将其转换回电信号，以便后续处理。电信号到光信号的转换：在发送端，SFP模块中的光发射器将电信号转换为光信号，并通过光纤发送出去。PMA层（物理介质接入层）
PMD、PMA、PCS、WIS、MDI和XGMII关系
weixin_41230430的博客
08-26 2299
PMA层位于PCS层和PMD层之间，提供了与媒体无关的方法，以支持使用面向串行比特的物理媒体。PCS层位于协调子层（如通过GMII）和PMA子层之间，负责将经过完善定义的以太网MAC功能映射到现存的编码和物理层信号系统上。PMD子层是物理层中最低的子层，负责定义物理层信令和媒体相关接口（MDI），以及所支持的媒体类型。综上所述，PMD、PMA、PCS、WIS、MDI和XGMII在网络通信中各自承担着不同的功能和角色，共同确保了数据在不同设备、不同介质之间的高效、可靠传输。
#PCIE# 物理层电气层（PMA-1）
那么菜的博客
11-20 2326
文章目录 前言 一、pandas是什么？ 二、使用步骤 1.引入库 2.读入数据 总结 前言 PCIe Spec规定，PCIe设备必须是Short-Circuit Tolerant的，这可以让PCIe卡支持热插拔的功能。此外，由于PCIe总线是一种高速的差分总线，因此，其收发两端是交流耦合的（AC-Coupled）。一般情况下，靠近发送端的链路上放置电容来滤除直流信号，如下图所示： 详细的差分收发对模型如下图所示： 当然，如果PCIe设备把电容集成到S...
pg239-pcie-phy.pdf
02-18
xilinx pcie phy 设计介绍
pcie 、usb、sata的phy
01-16
关于PCIE，usb，sata的phy层，结构描述，适合硬件工程师学习
PHY -PCIE-USB-SATA
08-23
有关不同的phy接口 architecture，pcie，sata，usb3.0
pg047-gig-eth-pcs-pma.pdf
05-23
1G/2.5G Ethernet PCS/PMA or SGMII v16.1 LogiCORE IP Product Guide PG047 November 14, 2018
1G/2.5G Ethernet PCS/PMA or SGMII
sqzjiayou的博客
05-17 8551
SGMII即Serial GMII，串行GMII，收发各一对差分信号线，时钟频率625MHz，在时钟信号的上升沿和下降沿均采样，所以总的数据速率为1.25Gbps=625Mbps*2。参考时钟RX_CLK由PHY提供，是可选的，主要用于MAC侧没有时钟的情况，一般情况下，RX_CLK不使用。收发都可以从数据中恢复出时钟。在TXD发送的串行数据中，每8比特数据会插入TX_EN/TX_ER 两比特控制信息，同样，在RXD接收数据中，每8比特数据会插入RX_DV/RX_ER 两比特控制信息。
PCS （物理编码子层）
D_daytime的博客
08-08 1万+
百度百科 PCS是物理编码子层，位于协调子层（通过GMII）和物理介质接入层（PMA）子层之间。 1 2 中文名 物理编码子层 外文名 PCS 类 型 协调子层和物理介质接入层子层 映 射 以太网MAC功能 负 责 8b/10b编码解码和CRC校验 PCS（物理编码）子层 PCS子层位于协调子层（通过GMII）和物理介质接入层（PMA）子层之间。PCS子层完成将经过完善定义的以太网MAC功能映射到现存的编码和物理层信号系统的功能上去。PCS子层和上层RS
PCIe PCS sublayer
maxwell2ic的博客
06-15 2690
Byte striping: 把每个byte依次分发到不同的lane，避免不同lane传输数据长度不同 scrambler：PRBS加扰，消除重复的pattern，因为重复的pattern在频谱上能量集中，会产生很大的EMI噪声；TLP/DLLP中的D character被scramble，而OS则不被scramble ![](https://img-blog.csdnimg.cn/201906...
PCIE phy和控制器
weixin_30251829的博客
06-27 3635
转：https://wenku.baidu.com/view/a13bc1c20722192e4436f617.html 文章中的第11页开始有划分phy和控制器部分。。。。 转载于:https://www.cnblogs.com/newjiang/p/9236178.html
10G_ethernet学习记录（1）:10G Ethernet PCS/PMA ip的使用
最新发布
m0_46900880的博客
11-27 3839
参考资料：pg068：10G Ethernet PCS/PMA v6.0开发平台：vivado2020.2开发板卡：axck060（黑金板卡）FPGA芯片：xcku060ffva_1156_2_i。
MIPI C-PHY详解：超越D-PHY的数据传输技术
MIPI C-PHY（Common-PHY）是一种高速、低功耗的接口标准，用于在移动设备和外部设备之间传输数据，尤其在移动通信和图像传感器应用中广泛应用。这份资料深入探讨了C-PHY与D-PHY（Digital-PHY）之间的区别，以帮助...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值