百度百科
PCS是物理编码子层,位于协调子层(通过GMII)和物理介质接入层(PMA)子层之间。
1 | 2 |
---|---|
中文名 | 物理编码子层 |
外文名 | PCS |
类 型 | 协调子层和物理介质接入层子层 |
映 射 | 以太网MAC功能 |
负 责 | 8b/10b编码解码和CRC校验 |
PCS(物理编码)子层
PCS子层位于协调子层(通过GMII)和物理介质接入层(PMA)子层之间。PCS子层完成将经过完善定义的以太网MAC功能映射到现存的编码和物理层信号系统的功能上去。PCS子层和上层RS/MAC的接口由XGMII提供,与下层PMA接口使用PMA服务接口。
Xilinx的RocketIO(高速串行收发器)中包括PMA(物理媒介适配层)和PCS(物理编码子层)两个子层,其中PMA子层主要用于串行化和解串,PCS主要包括线路编码和CRC校验编码。内部结构如下图
PCS子层负责8b/10b编码解码和CRC校验,并集成了负责channel绑定和时钟修正的弹性缓冲。8b/10b编码可以避免数据流中出现连0连1的情况,便于时钟的恢复。channel绑定通过在发送数据流中加入P字符来将几个RocketIO通道绑定成一个一致的并行通道,从而来提高数据的吞吐率。最多支持24个通道的绑定。弹性缓冲可以解决恢复时钟与本地时钟的不一致问题,并进行数据率的匹配,从而使得channel绑定成为可能。对Rocket IO模块的配置,可以通过下面两种方式进行:静态特性可以通过HDL代码设置;动态特性可以通过RocketIO的原语端口进行配置。 [1]
参考资料
- 基于Xilinx FPGA的千兆以太网及E1信号的光纤传输 .与非网[引用日期2012-08-27]