信号反射原理及其典型应用

一只豌豆象

已于 2024-03-17 15:03:04 修改

阅读量2.5k

点赞数 4

分类专栏：信号完整性测试与仿真文章标签：硬件工程经验分享科技信号反射设计规范 TDR

于 2023-04-18 22:39:08 首次发布

本文链接：https://blog.csdn.net/2301_77080582/article/details/130227863

版权

信号完整性同时被 2 个专栏收录

74 篇文章 51 订阅

订阅专栏

测试与仿真

70 篇文章 41 订阅

订阅专栏

0 引言

如果信号沿着传输线传播时，感应到的瞬态阻抗发生变化（阻抗不连续或不匹配），就会导致一部分信号能量被反射，另一部分信号产生失真后继续传播，反射和失真会使到达终端的信号质量变差，这一原理就是大多数信号完整性问题产生的根源（不包含串扰等复杂耦合问题），最常见的现象是信号振铃，如下图所示，振铃就是由于终端阻抗不匹配和多次反射而产生的。

除终端外，阻抗不连续所导致的反射可能发生在传输线结构的任一环节，比如过孔、分支、拐角、焊盘、接插件等等，采取的优化措施可能包括：圆弧走线、增大反焊盘尺寸、禁止非功能焊盘、挖空参考面、带状线布线、控制阻抗、约束走线长度等等，归根到底，传输线的最终设计目标，其实就是尽可能地保证信号感应到的阻抗连续性。

1 反射系数

开始讨论具体问题之前，需要了解什么是反射系数？

用一个简单的例子来进行解释，如下图所示，描述了信号经过一个长度为𝑙 的传输线传播后，负载𝑅𝐿 处的入射及反射电压电流的情况，根据基尔霍夫定律，可以得出流过负载𝑅𝐿 的电压及电流的表达式如下；

其中， $V_{}^{+}(t-\tfrac{l}{ve})$ 表示以传播速度𝑣𝑒 沿+x方向前进的波， $V_{}^{-}(t+\tfrac{l}{ve})$ 表示以传播速度𝑣𝑒 沿-x方向返回的波；

负载的反射系数可以等效为反射电压与入射电压的比例关系，并且带入公式1、2联立求解可以得到如下关系式：

根据公式3可知，反射系数的取值范围为-1≤ 𝜌𝐿 ≤1：

1）𝑅𝐿 = 0，𝜌𝐿=−1，相当于负载短路，此时，注入波会发生全负反射；

2）𝑅𝐿 = 𝑍0，𝜌𝐿=0，相当于负载匹配，此时，注入波不会发生反射；

3）𝑅𝐿 = ∞，𝜌𝐿=1，相当于负载开路，此时，注入波会发生全正反射。

同样的道理，当反射波到达源端时，同样也会由于阻抗的失配产生源端的反射，因此，源端也存在反射系数，并且如公式4所示：

根据反射系数，可以计算出任意阻抗的反射信号，当端接阻抗是电阻元件时，阻抗为常数，很容易求得反射电压，当端接是较为复杂的阻抗特性时，如容性、感性或者组合，手工计算就会非常困难，需要借助电路仿真工具，接下来，所讨论的都是基于电阻端接的情况。

2 信号上升时间与传播时延

以一个简单的例子来直观地解释这个问题，如下图所示，利用CST软件设计一个简单的微带传输线模型，参数如下：

1）信号源：0~2V变化的阶跃信号，源内阻为10ohm；

2）传输线：特性阻抗100ohm，相对介电常数𝜀𝑟=4（对应传播速率为150mm/ns），线长750mm，则对应的传播时延为𝑡𝑑=5𝑛𝑠；

3）负载：1Mohm负载电阻值；

分别用具备不同的上升沿时间𝑡𝑟 的信号源作为激励，再通过观察输入和输出信号的变化情况，以研究上升时间与传播时延之间的比例关系对信号失真度（反射）的影响。

仿真的结果如下图所示：

1）𝑡𝑟=0.2𝑡𝑑，相当于信号上升沿时间很短，会很快地达到稳定电平的输出状态，输出稳定后会发现，输入和输出的信号电压均会出现明显的台阶，并且每个状态的持续时间≈2𝑡𝑑，这是因为入射信号在达到稳态后，还有充足的时间达到反射电压的最大值，然后送回到源端，并且停留的时间近乎等于信号传播时延的两倍，即前一个反射电压会维持到到下一个反射状态的到来而更新；

2）𝑡𝑟=2𝑡𝑑，此时，依然满足源端反射电压达到最大值的条件，但是，其达到稳定电平的时间会因为上升沿的变缓而变长，即反射电压停留的时间被挤压，所以，反射的信号电压刚到达源端即被下一个反射状态的到来而更新掉；

3）𝑡𝑟=4𝑡𝑑，此时，上升沿时间已经足够缓慢，达到稳定电平输出的时间非常长，反射的电压状态根本没有时间完成一个完整的反射过程即被下一个状态所覆盖，因此，看起来，输出和输入电压波形发生反射失真的现象并不明显，输出波形更加贴近于输入波形，此时，就称为信号的失真度降低。

因此，对于设计者来说，信号的上升沿时间越缓慢、传输线长度越短，越不容易产生严重的信号完整性问题，但这又是与高速信号的设计理念相违背的，因此，设计中的反射问题是不可避免的。

这些对仿真结果的描述，对于大多数不甚了解反射过程的读者还是略显晦涩，但对于它的理解，却对如何分析传输线上产生的各种变化又至关重要，其实，只要谨记𝑡𝑟 ≪ 2𝑡𝑑 这个关系，那么你的设计就需要对信号质量进行严格地管控，因为此时，正如上文𝑡𝑟=0.2𝑡𝑑 的情况相同，每个反射电压的状态都可能被完整地体现在你的设计线路的波形测量上。

换个说法，通过手工计算的方式，我们可以得到所有的源端和终端的电压状态，但这些状态只有在𝑡𝑟 ≪ 2𝑡𝑑 时，才可能在你的设计中得到完整的体现。

3 电压反弹图计算模型

反射过程需要花时间去理解，但是，反射电压的计算，却是动手立即可以做到的。

任一节点的电压代数和为U=U0+U入射电压+U反射电压，整个的电压反射计算过程如下图所示：

如上图所示，已知源电压是U0，输入到传输线上的电压相当于源内阻和传输线特性阻抗的分压，即Us1 ，当其传输到负载端时，由于存在反射系数𝜌𝐿，在负载端产生的电压是入射电压Ua、产生的反射电压Ub之和，反射电压Ub会继续返回到源端，由于存在反射系数𝜌𝑆，Ub将被作为源端的入射电压而产生新的反射电压，因此，第二次在源端产生的电压是已存在的源电压Us1、新入射电压Ub、新反射电压Uc之和，以此类推，后面的反射过程就是以上过程的重复。

在工程上，经常用这个简单的电压反弹图来预估传输线上的电压走势。

按照上述的过程，可以计算如下图所示的该传输线例子中的源端以及负载端的各个反射阶段的电压值，并与CST电路仿真软件的计算结果（ 𝑡𝑟=0.2𝑡𝑑 时）进行了对比，发现两者完全一致。

4 时域反射--TDR

除了通过计算及仿真传输线电路获取电压波形外，还可以使用称为时域反射计—TDR的方式来测量及仿真反射波形，不同之处在于，TDR往往表征的是传输线阻抗而非电压在时域中的表现形式，因此，其显示的结果将更为直观地告诉设计师传输线的阻抗控制情况，但是由于专用的TDR工具非常的昂贵，一般的设计公司是没有的，这种情况下，TDR仿真就是一个不错的选择。

理解TDR工作原理的一个关键点，依然是要清楚做为脉冲激励源信号的上升沿时间的选择，再举一个简单的微带传输线的例子，可能更有助于大家的领悟：使用两段特性阻抗为75ohm，长度为150mm的传输线进行级联，中间接入一段特性阻抗为75ohm，长度为5mm的开路分支，考察下不同上升沿时间的激励源注入下，开路分支给传输线所带来的阻抗波动情况。

5 TDR激励源的设置

实际测量中，一个上升的矩形脉冲做为激励信号是TDR评估的典型脉冲，但是，它的缺点是能量不会衰减（电平稳定后不会随时间而变化），因而容易引入不必要的信号反射振幅，当用高斯脉冲激励时，这个缺点则不会出现，因此，仿真中，经常使用高斯脉冲做为激励信号；

如下图所示，高斯脉冲的能量主要集中于其上升和下降沿，这种情况下，上升时间与频段的上限相关，在CST软件中，上升时间被定义为10%~90%的边沿时间，频率范围则调整为0~𝑓𝑚𝑎𝑥，其采用的比例关系如公式5所示，如果上升沿是35ps，则对应的仿真信号带宽就需要设置为0.876/35ps = 25.14GHz：

需要注意，不同的仿真软件，这个比例关系是不同的，比如ADS，这个值就变为0.75，具体可以参考对应软件的帮助手册，另外，做一个预告，后续，小编将写一篇文章，专门讨论下上升沿时间和带宽的关系，敬请期待！！！

6 走线分支的影响评估

说到走线分支，很多小伙伴肯定不陌生，但是，到底该如何对其进行有效评估，估计已经困惑了很久，所以，在开始正式的仿真之前，需要以一个合理的理论评估做为设计支撑，本文，将分支看成一段终端开路的传输线，假设一个正弦波信号从左端口注入（即传输线上的分叉结点处），沿着分支进行传播，如果传输长度=1/4正弦波工作波长时，那么当注入波在分支的底部反射并再次到达结点处时，反射信号正好延迟了1/2个周期，即信号产生了180度的相位差，这种情况下，前一个正弦波峰产生的反射电压将与下一个正弦波谷的电压在结点处叠加，并且相位反相，信号电压可能被完全抵消掉。

值得强调的一点，因为正弦波信号是没有信号平顶的，因此，其工作频率等于基频，此时，可以近似看成是𝑡𝑟=2𝑡𝑑 （这里，就解释了前文反射环节中所讨论的这个临界点的含义所在，当成一个彩蛋，如果真的认真读到了这个地方，相信也可以增强理解了，哈哈），而实际设计中，传输线上搭载的往往是各种方波信号，其变化的前后沿会带来丰富的高次谐波，因此，其工作波长应当等于设计所关注的最高工作频率，而不是信号基频，所以， 𝑡𝑟=2𝑡𝑑 这个关系将会变成𝑡𝑟≪2𝑡𝑑，这点请谨记！！！

7 TDR仿真分析

有了上述的关于反射和分支的理论支撑后，相信接下来的分析过程将会变得更加简单：

紧接上一个电路设计，5mm分支的信号传播时延𝑡𝑑 为33.33ps，假设这段传输线用于传输4Gbps的NRZ码，则其传输带宽为2GHz，通常系统带宽会考虑到10GHz，则其满足分支最坏影响的传播延时为25ps，已经非常接近实际时延值，设计时需要格外关注；

根据公式5，仿真中，10GHz对应的激励源上升沿时间= 0.876/10GHz=87.6ps；

设计中采用了相同的介电常数𝜀𝑟=4（对应传播速率150mm/ns），所以，两段150mm微带线总的传播时延为2ns，因为激励源时间为87.6ps，总的仿真预估时间=2*(2ns+87.6ps)=4.1752ns，那么，仿真时间设置到5ns即可；

为了方便结果对比，这里选取TDR仿真激励源带宽分别为30G、10G、 5G、1G四种情形，其对应的信号上升沿分别为29.2ps、87.6ps、175.2ps、876ps，仿真结果如下图所示，通过结果对比可以发现，随着激励源带宽的提升，上升沿的变小，由分支所带来的反射现象将愈发明显，并且，在10GHz时，该分支造成的阻抗波动已经非常严重了（如蓝色实线所示），这也符合小编对它的设计预估，因此，当分支在设计中不可避免时，设计者就需要明确知道该系统的运行带宽的上限或最快的信号上升沿时间，才可以做出合理的判断。

通过TDR的结果，知道信号会感应出严重的阻抗不连续，再来观察下时域波形的表现情况，如下图所示，当不引入分支时，负载端的时域电压波形仅会因为阻抗失配带来电压幅度的波动，并未对前后沿造成干扰，但是，当引入分支后，由于分支的传播延时已经与临界设计值相接近，带来了强烈的信号反射，从而导致了严重的信号失真问题，由于不同相位电压叠加的原因，时域波形的信号边沿以及幅度均遭到了严重的削减。