FPGA_组合逻辑_半加器

一 理论

半加器：

            2个输入数据位相加，输出一个进位和结果（没有进位移入）

二 电路

开发板：

            使用fpga开发板上key按键与led灯。

            使用2个按键表示2个输入数据位，2个led分别表述进位与结果。

原理图：

           key按键按下输出低电平。

           led灯低电平控制下处于点亮状态。

三 信号

框图:

真值表:

key_in_1	key_in_2	sum	count
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

四 代码

module half_adder
(
  input wire key_in_1,
  input wire key_in_2,

  onput wire sun,
  onput wire count                   //assign赋值，信号为wire型
);

assign{count,sum}=key_in_1+key_in_2; //拼接符，增大位宽。

endmodule