SRAM，寄存器，锁存器，触发器的理解（学习笔记）

于 2025-02-01 16:24:29 发布
阅读量264 收藏
点赞数 3
分类专栏： FPGA论文学习 文章标签： 学习 笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/2403_82965229/article/details/145413118
版权

 

 

 

 

 

存储空间：SRAM>寄存器>锁存器=触发器 

 

构成： 

        SRAM由锁存器构成；

        寄存器由触发器构成；

        触发器可以由锁存器以主从结构构成，但不是所有触发器都是锁存器构成； 

3.3Sram和Dram
人生得意须尽欢
01-26 3267
计算机组成原理之Sram和Dram
计算机组成原理：六管SRAM存储器与RS触发器
卡布奇诺泡泡糖的博客
05-23 4094
CMOS静态反相器等价于一个非门。 注意，上面有小圆圈的的是NPN型MOS管。A端若输入高电平，此时N沟道（NPN）MOS管开通， P沟道（PNP）MOS管关闭，输出的是与NPN相接的低电平。 反之，输入低电平时，输出与PNP相接的高电平。 SRAM存储器中M1-M4四个MOS管可以等价于一个RS触发器。 先复习一下RS触发器工作原理。 Q代表这个触发器的状态，Q=1时，即表示当前触发器状态为1。 S代表置位1，当设置S=1，R=0时，由于S=1，不管设置前的Q的状态是0还是1，由或非真
对SRAM的三种层次的认识
启芯硬件的博客
03-08 2511
先说静态随机存储器，它是利用如D触发器的结构来完成数据的读取与写入的，资料的写入不需要刷新动作，这样不需要刷新动作的就成为静态。动态就是指利用电容的充放电来实现资料的写入与读取动作，因为电容会慢慢放电，如果放电到阈值以下，数据可能就会丢失了，因此需要每隔一段时间来做刷新的动作，以保持资料的完整性。对单元的存取通过字线WL(Word Line)使能，字线WL为高电平时传输管导通，使存储单元的内容传递到位线BL(Bit Line)，单元信息的反信号传递到位线BL#，外围电路通过BL和BL#读取信息。
SRAM DRAM ROM区别
weixin_38413739的博客
06-18 529
SRAM（Static Random Access Memory）、DRAM（Dynamic Random Access Memory）和ROM（Read-Only Memory）是常见的存储器类型，它们在结构、工作原理和应用方面存在一些区别。总结：SRAM适用于需要高速、低功耗和易于设计的应用；DRAM适用于需要高容量的主存储器应用，但读取延迟和功耗相对较高；ROM适用于存储不可修改的数据和程序代码。在选择存储器类型时，需根据具体应用的要求和设计考虑权衡各种因素。
#浅谈# 半导体存储器件 （二）
weixin_42880252的博客
11-20 329
存储矩阵由许多存储单元排列而成,每个存储单元能存储1位二值数据(1或0),在译码器和读/写电路的控制下,既可以写人 1或0,又可以将存储的数据读出。列地址译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号,从字线选中的一行存储单元中再选1位(或几位),使这些被选中的单元经读/写控制电路与输人/输出端接通,以便对这些单元进行读、写操作。地址译码器的作用是将输人的地址代码译成相应的控制信号,利用这个控制信号从存储矩阵中将指定的单元选出,并把其中的数据送到输出缓冲器。寄存器能存储一组二进制代码；
存储器与寄存器
qq_35621280的博客
11-02 1203
Flash存储器是一种可以电可擦除并可编程的存储器，数据在断电后仍然保存。它通常用于各种电子设备，如手机、相机、USB闪存驱动器和固态硬盘（SSD）。
C51单片机 | 学习笔记
2301_77580038的博客
03-27 2739
2.开/关中断标志：根据cpu响应中断后开/关中断情况，适当处理中断标志，以确保保护/恢复现场的正确进行，确保所需中断嵌套的实现。中断技术的优点：相对查询方式（查询方式 类似于在while循环中有个if，每次while都会进行if操作，而中断是突发的），cpu效率更高；4.恢复现场：在完成中断服务之后，返回被中断的主程序之前，恢复堆栈中保护的各有关寄存器的内容。中断源：1.外部设备中断源，2.故障源，3.控制对象中断源，4.定时/计时脉冲中断源。中断源：引起中断的原因，或能发出中断申请的来源；
FPGA学习笔记02——数字逻辑电路
qq_26400365的博客
05-08 1251
一、组合逻辑电路 组合逻辑电路（combinational logic）是一种逻辑电路，它的任一时刻的输出，仅仅与当前时刻的逻辑输入变量的取值有关（没有输出到输入的反馈，开环系统）。 二、时序逻辑电路 时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输入，还与前一时刻输入形成的状态有关（闭环系统）。 1、同步时序逻辑电路 同步时序电路中所有存储元件（存储部件：触发器、存储器等）都在时钟CLK...
数字电子技术基础复习总结（上）
Aramis_的博客
09-30 2187
数字电路笔记-上
计算机三级嵌入式笔记（三）——嵌入式系统硬件组成
m0_58683132的博客
07-29 1588
23考纲
芯动力——硬件加速设计方法 学习笔记 3.同步电路与跨时钟域处理
hp的博客
09-05 486
同步电路与跨时钟域处理 亚稳态 首先厘清两个概念，同步电路与异步电路。在设计中，由同一PLL分出来的时钟，由于他们之间的相位和倍数关系都是可控的，所以这种时钟网络控制的电路也是同步电路。相反，由两个PLL出来的时钟，即使他们的频率一致，也是异步电路，因为他们的相位关系是未知的。 亚稳态概念 亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。 当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。 在这个期间，触发器输出一些中间级电平，或者可能处于振荡
关于DRAM、SRAM、cache、cpu、寄存器、主存之间的联系与区别
热门推荐
独行侠
09-03 2万+
最近在研究openblas里面用到的gemm矩阵加速思想，涉及到很多cache缓存的问题，便有了这篇文章作为记录 先一句话说明数据流的流通路径：计算机的计算数据需要从磁盘调度到内存，然后再调度到L2 Cache，再到L1 Cache，最后进CPU寄存器进行计算。 一、DRAM（动态随机存取存储器）和SRAM（静态随机存取存储器） DRAM只能将数据保持很短的时间。为了保持数据，DRA...
静态随机存取存储器
m0_73648245的博客
10-15 1255
静态随机存取存储器(SRAM)的优点是存取速度快，但存储密度和容量不如DRAM大。 1.基本的静态存储元阵列 SRAM用锁存器(触发器)作为存储元。只要直流供电电源一直加在这个记忆电路上，它就无限期地保持记忆的1状态或0状态。如果电源断电，则存储的数据(1或0)就会丢失。 任何一个 SRAM ，都有三组信号线与外部打交道：①地址线;②数据线; ③控制线。注意，读写操作不会同时发生。 地址译码器输出的选择线，称为行线，其作用是打开每个存储位元的输入与非门。当外部输入数据为1时，锁存器便记忆了1；当外
第五次笔记：SRAM和DRAM 栅极电容 双稳态触发器 DRAM和SRAM比较 DRAM刷新 DRAM地址复用技术
绿色水杯
07-08 2098
此结构就是上一次的介绍的内容。 双稳态触发器使用的是6个MOS管，这个就相对于栅极电容造价更高，集成度更低，但是更加稳定，速度更快，所以适用于Cache。 当进行的读操作时候，将字选择线通电，然后在BL和BLX两端检测低电平，读出0时候,BL是低电平，读出1时候，BLX是低电平。 当进行写操作时候，将字选择线通电，A高B低位1，A低B高为0。栅极电容存储时候有一个弊端就是2ms时间，电容就会消失散尽，所以要不断地对电容进行刷新操作。 刷新周期：一半是2ms 每次刷新多少存储单元：每次刷新一行存储单元 改用
SRAM存储器
redredredlu的专栏
04-22 1万+
目前广泛采用的半导体存储器是ＭＯＳ半导体存储器。根据存储信息的原理不同，分为静态ＭＯＳ存储器（ＳＲＡＭ）和动态ＭＯＳ存储器（ＤＲＡＭ）。 一、基本的静态存储元阵列　      所有的SRAM是用一个锁存器(触发器)作为存储位元。 SRAM包含三组信号： •地址线：选择单元，确定容量(单元数) •数据线：单元的位数 •控制线：读写控制 ２、基本RMOS存储器逻辑结
从三个层面认识SRAM存储器
NETSOL的博客
09-01 1254
大家都了解，CPU是负责计算和处理的，而存储器则是负责互换数据信息的。有些人是那么形容的，说CPU便是技术工程师自己，运行内存就好像操作台，必须妥善处理的物品必须先取得工作中台子上才便捷解决。那么硬盘是什么呢？电脑硬盘如同木柜，储放电子元器件仪器设备用的库房，存物品。下面专注于代理销售SRAM、MRAM、Flash等存储芯片供应商宇芯电子从三个层次介绍SRAM。 存储器有两个基础的组成模块，充足了解SRAM和DRAM这两个定义及其电路原理，针对学习工具CPU架构及其DDR十分有效。DRAM便是动态随机存储器
计组之存储系统：2、SRAM(区别、栅极电容、双稳态触发器、DRAM刷新、地址复用)和DRAM(MROM、PROM、EPROM、EEPROM)
千寻瀑
10-15 4218
2、SRAM和DRAMSRAM和DRAM思维导图SRAM与DRAM的核心区别：栅极电容 V.S. 双稳态触发器DRAM刷新DRAM地址复用技术SRAM、DRAM对比ROM思维导图ROM种类 SRAM和DRAM 思维导图 SRAM与DRAM的核心区别： 栅极电容 V.S. 双稳态触发器 DRAM刷新 DRAM地址复用技术 SRAM、DRAM对比 ROM 思维导图 ROM种类 主存：ROM+RAM ...
6.触发器实现RAM
insertyou
07-23 308
讲完了触发器，我们就应该应用这些一些东西，比如随机存储器RAM。在平常的生活中，我们喜欢做笔记，这样可以能够完整地存储数据，等到想看的时候再拿出来看，这就是所谓的先存储后访问。存储器也是一样，预先存储数据，等到用时读取数据即可。 存储器分为顺序和随机。我们这里讲的是随机存储器。 先前我们已经讲到了D触发器，当保持位为1时，数据输入端和输出端相等，当保持位为0时，数据输入端不会影响输出端即锁存。这只...
3 主存储器（SRAM的工作原理）
凤文Sharing的博客
09-18 2022
3.2SRAM的工作原理 3.2.1半导体读/写存储器 半导体读/写存储器按存储元件在运行中能否长时间保存信息分为两类：静态存储器 (SRAM) 特点:以触发器原理寄存信息.集成度低，功耗较大，速度快，用于快速存储器缓存，访问周期约为20~40 ns。动态存储器（DRAM） 特点:以电容充放电原理寄存信息.集成度高，功耗小，主要用于大容量存储器，主要用于内存. 3.2.2 工作原理 3.2.3 读数据工作原理 注意事项 ...
锁存器构成寄存器
最新发布
03-09
### 使用锁存器实现寄存器的方法及原理 #### 主从结构的边沿触发寄存器 构成一个边沿触发寄存器最常见的方法是采用主从结构[^1]。这种设计通过两个阶段来确保数据仅在特定时刻被更新，从而提高了稳定性和可靠性。 - **主级锁存器**：负责接收输入信号，在时钟脉冲的第一个半周期（通常是上升沿之前）捕获数据。 - **从机锁存器**：与时钟脉冲同步操作，在第二个半周期（即下降沿之后）传递来自主级的数据到输出端口。 这样的双层架构使得整个系统能够在精确的时间点完成状态转换，有效防止了竞争条件和亚稳态问题的发生。 #### 单位与多位寄存器的设计理念 单个锁存器能够保存一位二进制信息；然而实际应用中通常需要处理更复杂的数据形式。因此，为了满足不同应用场景下的需求，可以通过组合多个独立工作的锁存单元创建多位寄存器[^2]。例如： - 对于8位寄存器而言，则需串联八个相同的锁存组件； - 若要构建可表示更大数值范围的n位寄存器，则相应增加参与协作的一比特宽度基本模块数量至n个。 这种方法不仅适用于静态随机访问存储器件(SRAM)，也广泛应用于动态版本(DRAM)[^4]以及其他类型的临时性快速缓冲区之中。 ```python class Latch: def __init__(self, value=0): self.value = value def set(self, new_value): self.value = new_value def create_register(num_bits): return [Latch() for _ in range(num_bits)] register_8bits = create_register(8) print([l.value for l in register_8bits]) ``` 上述Python代码展示了如何模拟建立一个多比特宽的寄存器模型。这里定义了一个简单的`Latch`类用于模仿最基本的锁存行为，并提供了一种便捷的方式去初始化任意长度的寄存器实例。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值