这篇博客详细解答了面试中常见的数字IC设计问题，包括同步复位和异步复位的概念、异步复位同步释放的工作原理、三分频电路设计以及异步信号处理方法。还探讨了阻塞赋值和非阻塞赋值的区别，并介绍了组合逻辑和时序逻辑、流水线设计及其作用。此外，内容涵盖了任务与函数在Verilog中的差异，以及大学时期面临的挑战和实习生转正的相关流程。
1.什么是同步复位什么是异步复位，他们的区别是什么？
同步复位原理：同步复位只有在时钟沿到来时复位信号才起作用，则复位信号持续的时间应该超过一个时钟周期才能保证系统复位。
异步复位原理：异步复位只要有复位信号系统马上复位，因此异步复位抗干扰能力差，有些噪声也能使系统复位，因此有时候显得不够稳定，要想设计一个好的复位最好使用异步复位同步释放。
同步复位与异步复位的区别主要看是否有时钟信号参与。异步复位不需要时钟参与，一旦信号有效立即执行复位操作；同步信号需要时钟参与，只有有效的时钟信号出现，复位信号才有效。
2.什么是异步复位同步释放？
异步复位
当 rst_async_n 有效时，第一个 D 触发器的输出是低电平，第二个 D 触发器的输出 rst_sync_n 也是低电平，方框 2 中的异步复位端口有效，输出被复位。
同步释放
假设 rst_async_n 撤除时发生在 clk 上升沿，如果不加此电路则可能发生亚稳态事件（有的时候会打三拍）。但是加上此电路以后，假设第一级 D 触发器 clk 上升沿时 rst_async_n 正好撤除，则 D 触发器 1 可能输出高电平 “1”，也可能输出亚稳态，也可能输出低电平。但此时第二级触发器不会立刻更新输出，第二级触发器输出值为前一级触发器 Q1 的输出状态。显然 Q1 之前为低电平，故第二级触发器输出保持复位低电平。直
最低0.47元/天 解锁文章
3万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
