74LS85的IP核设计

最新推荐文章于 2024-03-11 18:16:09 发布
最新推荐文章于 2024-03-11 18:16:09 发布
阅读量2.7k 收藏 2
点赞数
分类专栏： verilog 数字电路 74LS85 文章标签： verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/ABB_STU/article/details/116523625
版权

74LS85的IP核设计

今天更新一款74LS85芯片的IP核设计实例。

74LS85是一款4位数值比较器芯片，作用是可对两个4位二进制码和BCD码进行比较，实物图与引脚图如下：
74LS85实物图

74LS85引脚图

名称 引脚
2位电源正极与接地 Ucc ，GND
2个4位二进制数 A0A1A2A3,B0B1B2B3
3位级联 I1,I2,I3
3位输出 OA,OB,OC 
Verilog实例代码如下

//  74LS85的Verilog语言设计
module Compare_74LS85(
input wire A0,A1,A2,A3,B1,B2,B3,B4,  //8个输入信号
input I1,I2,I3,						//级联信号输入
output reg OA,OB,OC					//输出信号<
最低0.47元/天 解锁文章
0-error,0warning
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Multisim14.0仿真应用设计（五十）74LS85 4位比较器应用仿真
zhusl6688的博客
02-27 2198
74LS85是四位 二进制 比较器，可以输入两个四位二进制A和B进行比较大小，所以有三组输入端，并不是三个。第一组是输入二进制数A3A2A1A0，第二组是输出二进制数B3B2B1B0，第三组是用于 级联 的，有3个脚，A<B，A=B，A>B，单片用时应接 高电平。
74系列芯片引脚图资料大全
weixin_33928137的博客
05-06 1万+
常用芯片 74系列芯片引脚图资料大全 作者：来源：本站原创点击数： 44926更新时间：2007年07月26日 　 为了方便大家我收集了下列74系列芯片的引脚图资料，如还有需要请上电子论坛[url]http://www...
74LS85中文资料
04-25
74LS85中文资料 介绍芯片引脚图，内部结构，典型电路及应用
74LS85 比较器 【数字电路】
热门推荐
Jason Leaster | Rebuilding the tower of babel
06-01 2万+
74LS85 demo: 1110>0111 就这样。。。。于是OAGTB引脚输出高电平点亮LED灯
简易时钟--七段数码管
Q1314151_1的博客
12-06 6984
基于74LS192芯片构成的简易时钟。具备整点报时功能，定时闹钟功能。可对时钟分钟进行调时，以及计数、停止计数、置数在置数以后仍然可以进行计时，等等.....简易时钟做起来不是特别难，但是会比其他的实验工序多一点，会更繁杂，基本上的原理就是用74LS192芯片构成几个六十进制计数器，通过74LS48显示数字译码器，连接七段数码管，数码管阴极接地即可正常显示（数码管为共阴极数码管）。这是整个电路连接图：图中是六个数码管从左到右分别是数1到数7.下图中主要是秒计数，这两个192芯片构成的是六十进制计数器
数字时钟的设计与仿真
JK7942的博客
04-19 1万+
（1）准确计时，用数码管显示小时、分和秒；（2）小时以24小时计时；（3）带有时间校正功能；（4）“闹钟”功能；
数字逻辑实验【multisim仿真】
最新发布
The_smart_one的博客
03-11 391
由图可以知道，当高四位不完全相同时，输出直接忽略级联的输入，即功能表中前八行都是I相关的都是X，即对结果无影响。当高四位都相同时，开始比较低四位。
ip核：74ls73
01-25
【标题】"ip核：74ls73" 指的是在Vivado设计环境中使用的一种特定的数字逻辑IP（ Intellectual Property）核，该IP核对应于经典的74LS73集成电路。74LS73是一款J-K触发器芯片，广泛应用于数字电路设计中，尤其在时序...
vivado的IP核
01-25
在Vivado中，74LS00 IP核是这个经典逻辑门的软件模拟，允许用户在FPGA设计中直接调用它，而无需从头编写Verilog或VHDL代码。 在提供的压缩包文件中，我们可以看到以下几个关键文件： 1. **four_2_input_nand_gate....
双74LS85实现五位数字比较器
01-14
基于Multisim14绘制的，实现五位数字比较器的仿真图。
74ls283引脚图及功能_极限值及应用电路
07-14
本文主要详解加法器芯片74ls283中文资料汇总，首先介绍了74ls283引脚图及功能，其次介绍了74ls283逻辑功能图及极限值，最后介绍了两款基于加法器芯片74ls283的应用电路图，具体的跟随小编一起来了解一下。 74ls283是4位二进制超前进位全加器 简要说明：283为具有超前进位的4位全加器，共有54/74283，54/74S28和54/74LS283三种线路结构型式，其主要电器特性的典型值如下（不同厂家具体值有差别）： 74ls283引脚图及功能 74ls283引脚功能 A1–A4运算输入端 B1–B4运算输入端 C0进位输入端 Σ1–Σ4和输出端 C4进位输出端 74ls283逻辑功能图 74ls283极限值 电源电压…………………………………………。7V 输入电压 54/74283…………………………………5.5V 54/74LS283…………………………………7V 发射极间电压 54/74283，54/74S283的A和B之间…………5.5V 工作环境温度 54XXX…………………………………-55~125℃ 74
四位全加器74ls83引脚图及功能表
07-14
本文主要讲了四位全加器74ls83引脚图及功能表，下面一起来学习一下
数字电路课程设计：数字闹钟
12-28
数字电路课程设计之数字闹钟，可实现校时功能
EDA代码74HC85四位数值比较器代码
05-04
EDA代码74HC85四位数值比较器代码
JPEG-LS图像无损压缩的IP固核设计
05-15
基于Spartan 3S500E实现了JPEG-LS的图像无损压缩标准IP核,首先对全局时钟进行了优化,保证编码器同步工作,进一步采用先进先出的缓冲技术设计了图像输入数据流水线,保证了编码的实时性;整体设计采用自顶向下的层次式...
my74ls153.zip_my74_my74、com
07-15
【描述】中的"74LS153IP核"指的是数字集成电路74LS153的逻辑功能被封装成一个可编程逻辑组件（IP）核心，这个核心可以在 FPGA 设计中直接调用和使用。"Vivado2014.4"是Xilinx公司的FPGA设计软件工具，它提供了完整的...
十进制计数器的设计
林洋洋博客
10-19 1万+
十进制计数器的设计 文件名必须与VHDL文件中的设计实体名保持一致。 总结：这次课程设计虽然在功能上完全实现了课题的要求,即实现了数据比较器的全部要求,但是相应的不足之处还应该考虑到。虽然是细节问题,但往往可以决定成败,试着理解程序。
数字电子技术之组合逻辑电路
zbp_12138的博客
05-26 8062
分析与设计 常用中规模组合逻辑器件 加法器 数值比较器 编码器 译码器 数据选择器 数据分配器 竞争与冒险 分析与设计组合逻辑电路的分析方法 [例1] 逐层推导得到函数表达式: 最终得到F表达式: 根据与或表达式得到真值表: 根据真值表,总结逻辑功能。将能够使输出成立的所有输入组合的共同特点,用语言总结起来。 换句话说就是在输入为多少时,输出成立 根据这张真值表,可以得到如下结论: 所有能够使输出为1的输入组合中,1的个数都是偶数。即三变量的检偶电路 这里多插一嘴,以后出现的检奇电.
vivado IP核 74LS161
05-23
在 Vivado 中，可以通过以下步骤添加 74LS161 IP 核： 1. 打开 Vivado 工程，点击左侧的 IP Integrator。 2. 在 IP Integrator 中，右键点击 Design，选择 Add IP。 3. 在搜索栏中输入“74LS161”，然后选择相应的 ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值