一、硬件连接
PIN1: MCU的任意GPIO管脚,作为中断输入,下降沿触发
PIN2: 作为IO翻转用时,可是任意管脚;作为CLO_PCLK输出管脚时需要支持CLO复用功能的管脚
图1-1 硬件连接图
二、测试方法
1. Sleep和DeepSleep模式:这两种模式下配置PCLK关闭,唤醒后PCLK自动打开
1)PIN1配置为下降沿中断模式,内部上拉打开;PIN2选择有CLO功能的复用管脚,配置为复用CLO功能, CLO输出模式为PCLK。
2)睡眠模式下关闭PCLK。
3) 配置SYSCON_PWROPT[SLPRCVTIM]/SYSCON_PWROPT[DSPRCVTIM(对应Sleep/DeepSleep)]的稳定时间 档位。
4)进入睡眠模式,开启信号发生器唤醒MCU,测量PIN1下降沿和PIN2开始输出PCLK之间的时间T,即图1-1中 示波器显示2中的T,T为唤醒时间。
5)图2-1-1中是173的sleep的唤醒时间测试配置代码(PIN1=PB1 , PIN2=PD4),DeepSleep模式稳定时间档 位配置的寄存器bit位不一致,其余一致。
图2-1-1
2. Snooze和ShutDown模式:这两种模式下唤醒后会复位,复位后IO状态保持;目前APT的MCU中仅110支持这两种模式。
1)Snooze模式下PIN1配置为下降沿中断模式,内部上拉打开;PIN2在启动代码的初始位置配置为输出模式, 输出高电平,见图2-2-2。
2)ShutDown模式下PIN1脚需要选择支持唤醒此模式下的管脚,管脚配置为输入模式;PIN2在启动代码的初始 位置配置为输出模式,输出高电平,见图2-2-2。
3)Snooze模式下配置SYSCON_PWROPT[DSPRCVTIM]的稳定时间档位;ShutDown模式下配置 SYSCON_PWROPT[ALVRCVTIM] /SYSCON_PWROPT[MLGRCVTIM]的稳定时间档位。
4)配置PIN2为高,进入睡眠模式,开启信号发生器唤醒MCU,记录PIN1下降沿和PIN2下降沿之间的时间T, 即图1-1中示波器显示1中的T,T为唤醒时间。
5)图2-2-1中是110的Snooze唤醒时间测试配置代码(PIN1=PB01, PIN2=PB02),ShutDown模式下稳定时间 配置和唤醒管脚不一致(110ShutDown仅支持4个外部管脚唤醒),其他一致。
图2-2-1
图2-2-2