Verilog专题（一）Vectors

最新推荐文章于 2022-07-05 17:41:49 发布
最新推荐文章于 2022-07-05 17:41:49 发布
阅读量1.2k 收藏 5
点赞数
分类专栏： HDLBits_Verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Andy_ICer/article/details/105348233
版权

    对于verilog的学习，大概分两步，第一步先看书了解基本语法，语法书基本上大同小异，看一本就好了；第二步就是编程实现了，这里推荐一个比较好的实践网站HDLBits：https://hdlbits.01xz.net/wiki/Main_Page

    上面题型非常丰富，基本涵盖了verilog语法基础以及基本电路，下图是HDLBits的目录。

    后面会针对这个网站上面的题目做一个专题，记录一些我觉得有价值的题目，希望通过题目可以对verilog更加熟练。

 

      第一个专题介绍Vectors，关于对向量进行操作最精髓的应该就是拼接符{}了，下面主要介绍几道拼接符的题目。

题目1

1、根据top_module，我们要将output和input连接起来，有两种办法，直接assign连线为法1，用拼接符{}为法2，代码如下。

 

题目二

2、第二题与第一题的法二相似，有代码就不解

最低0.47元/天 解锁文章
Andy_ICer
关注
  • 0
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
5，Verilog-2005标准篇：标量与矢量
FPGA_LOVE的博客
06-15 17
Msb缩写指定的最高有效位是多位net或reg中的最左侧位，lsb 指定的最小有效位是多位net或reg中的最右侧位。如果使用关键字 vectored，则可能不允许位选择、部分选择和强度规范，PLI 可能会认为对象未展开。如果使用了关键字 scalared，则应允许对对象进行位选择和部分选择，PLI 应将对象视为已展开对象。矢量net和reg均默认为无符号量，除非它们被声明为有符号量或连接到声明为有符号量的端口。多位net和reg据类型应通过指定范围来声明，这种数据类型称为矢量或向量（
（1）D触发器verilog描述
kouq123的博客
11-18 6835
2.1 D触发器verilog描述 2.1.1 本节目录 第一，本节目录； 第二，本节引言； 第三，FPGA简介； 第四，verilog简介； 第五，D触发器verilog描述实例； 第六，结束语。 2.1.2 本节引言 给FPGA一个支点，它可以撬动整个数字逻辑。““给我一根杠杆我就能撬动地球”是古希腊数学家、物理学家阿基米德说的，这句话是阿基米德的经典语录，这句话还被翻译为“给我一个支点，我就能撬起整个地球”，用了夸张的方式来说明杠杆原理。” 2.1.3 FPGA简介 FPGA（F
论文中的一些数学符号表示
ltochange的博客
06-14 7512
（1）向量的点乘，也叫数量积。结果是一个向量在另一个向量方向上投影的长度，是一个标量。 对于向量aaa和bbb，A=[a1,a2,…an]A=\left[a_{1}, a_{2}, \ldots a_{n}\right] \quadA=[a1​,a2​,…an​]，B=[b1,b2,…bn]B=\left[b_{1}, b_{2}, \ldots b_{n}\right] \quadB=[b1​,b2​,…bn​] A⋅B=∑aibi\mathrm{A} \cdot \mathbf{B}=\sum a...
Verilog 拼接操作符号
qq_36613247的博客
06-28 2589
拼接操作符用大括号 {，} 来表示，用于将多个操作数（向量）拼接成新的操作数（向量），信号间用逗号隔开。拼接符操作数必须指定位宽，常数的话也需要指定位宽。例如：A = 4'b1010 ; B = 1'b1 ; Y1 = {B, A[3:2], A[0], 4'h3 }; //结果为Y1='b1100_0011 Y2 = {4{B}, 3'd4}; //结果为 Y2=7'b111_1100 Y3 = {32{1'b0}}; //结果为 Y3=32h0，常用作寄存器初始化时匹配位宽的赋初值...
vhdl日记1
Halozsy的博客
11-27 1514
从零开始 单目形式 bitwise or按位或（|） logical or逻辑或（||）结果只有0和1两种情况 拼接符的使用 输入末端补两个1，在拼接时不能写成“11”，而应是“2’b11”(2bit的二进制数11），否则“11”默认为32位。 4. 翻转 可用拼接符 为何下面不可？ 正确做法如下： 5. 相同内容重复拼接 6. 符号扩展+重复拼接符 4’b0101 (+5)，4位扩展成8位：8’b00000101 (5) 4’b1101 (-3)，4位扩展成8位：
Matlab学习第一部分：基础知识
Zou_XX的博客
07-05 2176
Matlab学习记录第一部分：基础知识（变量、数组矩阵）
Verilog专题（六）Gates and Vectors
Andy_ICer的博客
04-07 437
第六个专题主要讨论的问题是：Gates和Vectors的应用。
Verilog实现一个秒表
05-20
用Verilog实现一个秒表，有详细注释，不懂之处可问我。原创。 主要功能说明如下 //第一下key，开始计时 S2 = 3'd2, //第二下key，记录ftime，继续计时 S3 = 3'd3, //第三下key，记录stime，停止计时 S4 = 3'd4, /...
verilog乐曲播放器设计
最新发布
10-21
乐曲播放器： ...（2）播放乐曲的同时用简谱形式在七段LED显示器上同步显示演奏的乐曲，用一个数码管的d段、g段、a段分别表示低音、中音、高音； （3）实现用PC端的串口助手发送一定格式乐谱实现乐曲播放功能。
verilog基础知识PPT
06-02
Verilog HDL是一种应用广泛的硬件描述性语言，是硬件设计人员和电子设计自动化（EDA）工具之间的界面。其主要目的是用来编写设计文件，建立电子系统行为级的仿真模型。 Verilog HDL的主要特征： 1. 语法结构上，...
一个2路组相连icache verilog代码
01-12
一个2路组相连icache verilog代码
Verilog 语言基础.pdf
09-29
Verilog HDL是一种广泛使用的硬件描述语言，它允许工程师从算法层面到门级甚至开关级对数字系统进行建模。这种语言的灵活性使得它可以应用于从简单的逻辑门到复杂的电子数字系统的各种设计。Verilog HDL的主要特点...
2021-04-12
cuipanguo的博客
04-12 623
NLP=自然语言处理 和CV相比，nlp最大的特点是特征是离散的，不像cv中是一幅图，nlp是一个个的句子 简单说几点nlp的难点： 1、相同意思的句子表达有多种：我爱踢足球；足球是我的爱好；我的爱好之一是足球 2、相同词在不同语境中意思不同：我喜欢苹果；我喜欢用苹果公司的产品 3、词的先后顺序直接影响语意：我爱你；你爱我 4、多加一个字直接影响语意：我爱吃西瓜；我不爱吃西瓜 5、语句中噪声多，真正影响语意的可能只有几...
Verilog位拼接运算符{}
mxh3600的博客
04-11 1万+
前言 在Verilog中如何给一个多位的变量（如123bit）赋值呢?不能连续写123个1吧，此时需要位拼接运算。 一：位拼接运算符的定义 1：{}位拼接运算符用于将两个或多个信号拼接起来，表示一个整体的信号，如下： a = {b[5],b[4:0]} 意思为 b的最高位b[5]和b的低五位拼接起来，组成的a为6位,相当于： a = {b[5],b[4],b[3],b[2],b[1],b[0]} 2：即把某些倍号的某些位详细地列出来，中间用逗号分开，最后用大括号括起来表示一个整体信号，例如：
关于Verilog 位拼接运算符{ }的使用记录
chenpan891231的博客
08-28 3977
因为自己接触的东西很多，公司事情很多，很多东西需要做记录，要不然就一直学一直忘；
Verilog基础知识点
wandou0511的博客
01-03 4190
围绕Verilog基础知识和工作中常用到的关键知识点展开，可是笔者并不打算在这里过分叙述FPGA底层结构和穷举Verilog语法。大家不妨可以回忆下读书时候学习谭浩强版C语言和严蔚敏版数据结构，这两本书是计科、软工、通信、电控等专业的必修课，当时是不是只记得书很厚，然后似乎把C语言每个语法都好像讲了一遍，一到笔试和机试，虽然很辛辛苦苦地刷题突击，但是到头来还是感觉没有学会C语言，很多东西依然感觉是云里雾里，接着上完C语言的课，再看看数据结构又有很多生僻深奥的知识点，配上书中晦涩难懂的伪代码，这完...
verilog运算符
学习
06-21 1100
1、位拼接运算符 {} 可以拼接的类型： ①变量与变量 assign a={b,c}; equal在高位 {equal,cout}=2'b01; ②变量与常量拼接 assign c={3'b110,d}; 拼接时最好带上位宽，不能写成这样 assign c={5,d};错误 ③变量或常量的扩展 assign c={8{3’b1}} 2、逻辑运算符 && 与 || 或 ！非 3、位运算符 & 按位与 | 按位或 按位非 ^ 按位异或 4、条件运算符 ?: a?:b,c;
[Verilog]Verilog中的位拼接运算符{ }
热门推荐
元直的博客
05-23 2万+
Verilog中的位拼接运算符{ } 引言：在Verilog中，如何給一個多bit（如123bit）的變量賦值呢？該不至於連續寫123bit的1吧？或者換算為16進制數表示？如果1230bit又該怎麼辦？此時就需要位拼接運算。 一、Verilog中的位拼接运算符 虽然Verilog HDL和C语言长得很像，但是在学习Verilog的过程中还是遇到了一些和C完全不同的语法，比如拼接运算符 { }。注意： 这...
Verilog HDL实现一级数据缓存控制器
"理解缓存控制器的设计，通过Verilog HDL实现一级数据缓存控制器" 在计算机系统中，缓存控制器扮演着至关重要的角色，它负责管理缓存内存，优化数据访问速度，从而提高整体系统性能。在这个项目中，我们将专注于一...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值