Vivado使用心得（六）Vivado ILA观察信号和调试过程

    先简单介绍一下ILA（Integrated Logic Analyzer）生成方法。这里有两种办法完成Debug Core的配置和实现。

​

方法一、mark_debug综合选项+Set Up Debug设定ILA参数

1、在信号（reg或者wire）声明处加mark_debug选项，方法如下：

// spi_mosi信号标记为需要ILA观测的信号
(* MARK_DEBUG = “TRUE” *) wire spi_mosi;

mark_debug用法的详细说明请看Xilinx文档UG901_Synthesis

2、综合，进行Run Synthesis 

3、Open Synthesized Design，打开Set Up Debug，如图：

 

 

4、为ILA Debug Core添加需要观测的信号，结果如图：

 

 

每一个信号都要指定一个采样时钟域（Clock Domain）。

关于添加方法，还可以在Netlist窗口拖动信号到这个列表内。

注意到Netlist中有些信号名称前面有了绿色的小蜘蛛（小星星） ，正是Verilog程序中进行mark_debug的信号：

 

5、在Set Up Debug中设定信号采样收集的深度（Sample of data depth），输入流水级别数（Input pipe stages），Capture control和Advanced trigger选项。

6、完成ILA配置，保存Debug Setup࿰