Verilog顶层模块调用底层模块

module uart_top(clk, nreset, rec, send, data);
    input clk;
    input nreset;
    input rec;
    output send;

parameter len = 16;
output [len:0]data;

uart_rec rec1( //底层模块1
.rec(rec),
.clk(clk),
.nreset(nreset),
.data(data)
);

  uart_send send1(//底层模块2
  .data(data),
  .clk(clk),
  .nreset(nreset),
  .send(send)
  );

endmodule
阅读更多
上一篇Xilinx Vivado的使用详细介绍(3):使用IP核
下一篇C++语法——extern
想对作者说点什么? 我来说一句

没有更多推荐了,返回首页

关闭
关闭