流水线设计艺术（一）

由于对ASIC速度要求的不断提高，推动了在每个时钟周期计算方面电路数据吞吐量的要求，故而采用流水线的方法对数据处理进程进行流水切割，提高时钟频率增加处理速度，但是这样处理的代价就是系统的延迟和面积的增加。

流水线切割就是通过在长组合逻辑中加入寄存器，减少整体的组合延迟，从而提高时钟频率提高性能。

由上述可知，增加流水线切割就是加入寄存器，但是新加入的寄存器除了增添了整体的系统延迟之外也添加了额外资源消耗。

下图即为加入寄存器流水切割前的电路图和流水切割后的电路图对比：