工程命令行编译设置方法

如果要在FPGA编译结果中加入编译时间,需要运行tcl脚本命令。


1、在环境变量中Path变量加入:~\intelFPGA\16.1\quartus\bin64,..\cmd,~\WinRAR。


2、打开CMD对话框:
在工程目录下,


3、编译命令,cmpl p03h60  (p03h60是工程名)


4、备份命令,bk p03h60


5、产生jic文件命令:gjic p03h60
在工程下的cmd文件夹中有readme.txt文件说明

在QuartusPrime16.1的图形界面中编译时,由于编译开始时间不会更新(由tcl脚本获取,并更新),编译结果中的时间信息会保持以前编译的时间不变化。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

江鸟的坚持

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值