FPGA ——（二）Quartus II建立工程以及编译下载

已于 2023-09-09 22:01:52 修改
阅读量2.6k 收藏 28
点赞数 1
分类专栏： FPGA 文章标签： fpga开发
于 2023-07-21 00:11:59 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Treasureljc/article/details/131792063
版权
本文介绍了使用QuartusII进行FPGA项目开发的步骤，包括新建工程、在rtl文件夹下编写代码、导入代码到工程、编译、配置引脚、下载以及解决USB-Blaster驱动问题的方法。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

Quartus II建立工程以及编译下载

1.新建一个文件夹

在这里插入图片描述

2.打开刚才建好的文件夹，再新建4个文件夹

doc: 说明文件夹
par: 工程文件夹
rtl: 代码文件夹
sim: 仿真文件夹
在这里插入图片描述

3.进入Notepad++，将文件保存再rtl文件夹下面

在这里插入图片描述

4.写完代码后，新建工程

在这里插入图片描述

这个路径存放在工程文件夹里面吧
在这里插入图片描述
命名一下
在这里插入图片描述
选型号
在这里插入图片描述
再选择
在这里插入图片描述

4.向工程中导入代码文件

在这里插入图片描述
导入
在这里插入图片描述

5.编译

在这里插入图片描述

6.配置引脚

将引脚配置文件放入doc文件夹下，并且打开进行引脚配置。
在这里插入图片描述

添加这个文件
在这里插入图片描述
再运行这个文件
在这里插入图片描述
在这里插入图片描述
再步骤5，编译一下。

7.下载

在这里插入图片描述
再Add File 添加文件
在这里插入图片描述
搜索串口下载进去
在这里插入图片描述

8.问题：出现usb-Blaster驱动找不到的时候

打开设备管理器
在这里插入图片描述
在这里插入图片描述

找到驱动的地方更新
在这里插入图片描述
找到安装quartus ii软件的文件夹下面驱动的路径
直接点击下一步安装即可
在这里插入图片描述

简易CPU设计入门——使用Quartus II 13.1建立工程
2401_82825368的博客
07-16 4093
示例代码。
Quartus II——工程建立和常用设置
djue7752的博客
11-15 3402
　　Quartus ii是针对Altera FPGA的一款EDA软件，在此以一个led闪烁工程来简单说一下基本操作： 　　一、注意事项 　　　　Quartus ii最大的注意事项就一点：工程名称以及工程里面的文件名称，都不能出现中文！ 　　二、工程建立 　　　　1.新建一个文件夹，并在里面按照自己习惯新建一些常用的文件夹，以后查看时会很方便。我的建立如下： ...
QUARTUS II 编译报错Error: Run Generate Functional Simulation Netlist的解决方案
06-19
QUARTUS II 编译报错Error: Run Generate Functional Simulation Netlist (...) to generate functional simulation netlist for top level entity bmg_control before running the Simulator (quartus_sim)的解决方案
QuartusⅡ下载
最新发布
2401_86713851的博客
03-10 545
（因为安装完成后，会产生一个quartus文件夹，博客主人将百度网盘的文件下载于Quartus文件夹）（有大小写的区别，第一次我一不小心搞错了就一直感觉奇奇怪怪。首先建议真正的新手（比如我以及我的室友，之前从来没有下载过破解版软件的清澈愚蠢学生）先完整读完博客并做好笔记帮助理解记忆，否则电脑的界面有限，信息获取很割裂，在出现问题时查找很浪费时间。（有一页上面是（copy2），应该是因为博客主人安装了两次，我第一次安装时因为自己没有担心了很久）（注意下载好后不要点击桌面上的快捷方式，否则可能会有麻烦）
Quartus II连接开发板后从绘图、分配管脚、编译到下载的过程
热门推荐
西岸贤
10-31 2万+
本文介绍的是Quartus II在连接DE0开发板后从绘图、分配管脚、编译到下载的过程，还包括Verilog 代码生成symbol部分。
【一 DE1-SOC】quartus II下载程序步骤
xzs520xzs的博客
04-09 1万+
最近的开发都是使用vivado，想把某个工程迁移到DE1-SOC中，由于许久不使用qaurtus了，生疏了，下载程序老是失败，记录以一下载的步骤。 开发板：DE1-SOC 芯片型号：5CSEMA5F31C6N 1、首先编写程序并编译成功，编译按钮如下： 2、绑定引脚 方法1： 方法二：用.txt文件导入首先新建一个.txt文本文件，在文件中键入引脚对应的关系，引脚名称与引脚号之间注意有一个西文逗号。//后面的字符是注释，系统自动忽略。 格式如下： To, Location //FPGA时钟 s_rst
QuartusII学习使用（1）-创建新工程以非门为例
weixin_52465333的博客
11-04 4054
Quartus入门使用-无开发板配置
Quartus 程序下载模式
04-12
文档中的截图是Quartus 13版本
Altera Quartus II软件8.0开创高端FPGA的性能和效能水平
01-19
北京——Altera公司(NASDAQ: ALTR)今天发布Quartus:registered: II软件8.0，支持公司的40-nm Stratix:registered: IV FPGA和HardCopy:registered: ASIC，延续了公司在设计软件性能和效能上的优势。和相近的竞争软件...
EDA/PLD中的Altera Quartus II开发软件10.0版为高端FPGA提供支持
11-06
Altera公司在可编程逻辑领域推出了一项重大创新——Quartus II开发软件的10.0版本，专为高端FPGA、CPLD以及HardCopy ASIC设计提供卓越的性能和生产效率。这款软件以其在高密度设计编译时间上的显著优势，确立了在...
基于QuartusII的EDA综合实验——抢答器
05-11
本实验“基于QuartusII的EDA综合实验——抢答器”旨在通过实际操作，让学生深入理解数字逻辑电路设计的基本原理和流程，以及Quartus II软件的使用方法。 实验中，抢答器的设计包含了6个参赛者按钮和1个主持人按钮，...
QuartusII创建工程编译下载源文件(例程)
07-05
此为一个Quartus开发流程的例子，源文件为原理图编写。只是一个例子，详细的创建步骤请参考下面链接。 http://blog.csdn.net/wfdtxz/article/details/7715347 本资源只是一个演示用的代码，博客中写的文章，为了让您了解整个开发步骤。
quartus下载烧写程序的驱动方法
12-02
quartus下载烧写程序的驱动方法 QUARTUS下载JTAG接口的XP驱动方法.doc
Quartus II工程文件的后缀含义.docx
08-11
quartus 文件后缀名对应的文件，可以方便根据文件后缀查询文件作用。
使用quartus生成jic文件详解
08-12
本文档描述了如何使用quartus生成jic文件
quartus ii 设计分区和逻辑锁定的使用（design partition and logiclock）
taidaohualang的博客
08-27 6396
注：括号里的红色字体为本人添加的注释，此注释为自己的实际项目体验或非括号里的红色字体为对文中重点的标识。 首先，得先看看QuartusII的编译过程是个怎么样的，要了解这个过程很简单，看看下面这张图，谁都不陌生： 当我们点全编译之后，下面的几个过程就会一个一个打上勾，而我们编译的过程也就是和这个运行过程是一致的：先是分析综合，再是布局布线，然后是汇编（这里不是指汇编语言的汇编，而是说将布局...
Quartus软件下载方法及链接
weixin_62432906的博客
04-28 5481
Quartus软件下载方法及链接
FPGA编程入门
m0_70557820的博客
03-23 968
在打开半加器原理图文件half_adder.bdf的情况下，选择菜中File中的Create/Update→CreateSymbolFilesforCurrentFile项，即可将当前文件h_adder.bdf变成一个元件符号存盘，以待在高层次设计中调用。通过拨动SW，观察LED的亮灭的效果，发现SW开表示1，关表示0，LED亮表示1，灭表示0。2、选择File->New，进入后选择Block Diagram/Schematic File。创建一个向量波形文件，选择菜单项 File→New->VWF。
Quartus工程文件类型
qq_17812433的博客
08-23 249
1. 编译必需的文件：设计文件（.gdf、.bdf、EDIF输入文件、.tdf、verilog设计文件、.vqm、.vt、VHDL设计文件、. vht）、存储器初始化文件（.mif、.rif、.hex）、配置文件（.qsf、.tcl）、工程文件（.qpf）。第三类文件会根据第一类文件的改变而变化，反映了编译后的结果，可以视需要保留；此外，当一个项目的设置内容需要转移给另一个项目时，例如引脚分配信息，需要转移.tcl文件而不是.qsf文件。2. 编译过程中生成的中间文件（.eqn文件和db目录下的所有文件）
quartus烧录usb
12-28
### 如何通过USB使用Quartus进行FPGA烧录 #### 硬件准备与检查 确保 USB-Blaster 编程器已正确连接至计算机并插入 FPGA 开发板上的 JTAG 接口。如果 Quartus 未能检测到 USB-Blaster，在 Hardware Setup 中设置，检查硬件连接情况[^4]。 #### 配置项目选项 在 Quartus 工具栏中选择 Assignments -> Settings, 在左侧导航栏找到 EDA Tool Settings 下的 General Options 或者 Device 下的 Configuration 项，确认选择了正确的配置方式 (JTAG or AS)，这取决于目标设备的要求以及所使用的下载电缆类型[^2]。 对于希望创建可以永久存储于外部 Flash 的文件时，则应指定输出 .jic 文件而不是默认的 .sof 文件格式。此操作同样可以在上述路径下的 Programmer 中完成设定。 #### 创建可编程文件 为了生成适用于特定器件类型的位流数据，需执行全编译过程来构建最终的产品二进制对象文件 (.pof/.sof) 或者 Joint Image Control File(.jic)。 ```bash Processing... ``` 当编译完成后，会自动生成相应的文件存放在项目的 output_files 文件夹内。 #### 使用Programmer工具加载程序 打开 Tools 菜单中的 Programmer 子菜单启动专用的编程界面；点击 Add File 按钮浏览并添加之前生成的目标文件（.sof / .jic）。接着勾选下方显示出来的待处理节点前的小方框以标记它们参与此次传输任务。最后按下 Start 来实施实际的数据传送动作直至结束提示出现即表示成功完成了整个烧录流程[^1]。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

云影点灯大师

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值