AXI Interconect 和 Axi clock converter使用上的区别

原创 已于 2023-06-14 17:02:29 修改
· 1.4k 阅读 · 4 ·
版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

于 2023-06-14 15:37:15 首次发布
文章讨论了在使用AXIInterconnect时，如何处理M和S端不同速度的时钟问题。通常情况下，AXIInterconnect自身具备时钟域转换功能，但有的设计方案可能额外引入AxiclockconverterIP以明确时钟转换路径和优化逻辑资源。在Vivado中，尽管无法找到MIPIIP作为直接参考，但该讨论仍强调了AXIInterconnect的灵活性及其在时钟管理中的作用。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

工作中需要使用到 AXI Interconnect ，但需要在M和S端的时钟时钟设置不同速度，在AXI Interconnect M端接Axi clock converter 处理CDC，这样的确达到了目的。

AXI Interconnect 在 IP内部就完成了CDC的处理，不需要额外添加Axi clock converter IP来完成时钟转换。修改上述设计：

 

 查看官方文档PG095中已经说了AXI Interconnect的其中一个功能是Axi clock converter。

在网上搜到的回答：

Xilinx Customer Community

上面的回答提到了在MIPI 实例工程中同时用到了AXI Interconnect和Axi clock converter的原因是为了指出哪些路径需要Axi clock converter，同时也为了节省逻辑的使用。

我在Vivado中找了一下，貌似并没有MIPI这个IP，无法证实。

AXI 总线之 Interconnect 简介
qq_52538756的博客
08-14 3879
在 Xilinx FPGA 架构中，大多数 IP 核都基于 AXI 总线进行连接。AXI Interconnect 核在这一架构中起到了至关重要的桥接作用，它负责连接多个 AXI 主接口和从接口，实现高效的数据传输和流量管理。
阅读笔记：pg085 AXI4-Stream infrastructure
再见二丁目
05-14 1万+
pg085-axi4stream-infrastructure.pdf 这篇文档，所介绍不仅仅是 AXI4-Stream Switch 一个IP核，而是分别对下图所示的几个IP核进行了说明，阅读时需要区分。另外，在这些IP核中，数据传输的基本单位是传输（transfer），类似于数据包的概念，2个以上的 transfer 构成一个 transaction。
[AXIS] AXI4-Stream Clock Converter
最新发布
S&Z3463的博客
05-05 1218
AXI4-Stream Clock Converter IP 是一款功能强大且灵活的 AXI4-Stream 基础设施 IP 核，专为跨时钟域数据传输而设计。其支持 FIFO 和寄存器管道两种实现方式，能够满足高吞吐量和低延迟的不同应用需求。凭借对 AXI4-Stream 协议的完整支持、可配置的信号宽度和深度，该 IP 核在视频处理、信号处理和 SoC 集成等领域具有广泛应用前景。
AXI clock converter简介
weixin_42576410的博客
02-10 904
AXI Clock Converter是一种可以将外部时钟信号转换为内部时钟信号的硬件，它可以将外部时钟信号转换为内部时钟信号，以满足多种应用场景的需求。它可以有效地改善系统的时钟性能，并实现节能和降低功耗。 ...
[FPGA AXI IP] AXI Clock Converter
S&Z3463的博客
05-05 1192
AXI Clock Converter IP（PG065）是一款高效的 AXI 协议桥接软核，专为跨时钟域的 AXI4 和 AXI4-Lite 事务设计。其支持同步和异步时钟模式，通过 FIFO 或轻量级同步机制实现高吞吐量或低延迟的传输，广泛应用于多时钟域 SoC 系统、视频处理、信号处理和网络通信等领域。
axi-interconnecto的学习
qq_41305217的博客
07-28 4335
待补充，预计完成时间为8月4号前。本文主要为pg059的学习笔记。
AXI Interconnect简明使用方法记录
一个早起的程序员
09-02 2万+
最近需要用到AXI接口的模块，xilinx的IP核很多都用到了AXI总线进行数据和指令传输。如果有多个设备需要使用AXI协议对AXI接口的BRAM进行读写，总线之间该如何进行仲裁，通信？ 这里我们注意到，Vivado有一个叫做AXI Interconnect(RTL)的IP核，这个IP核可以实现上述功能。 本文将简单讲解AXI Interconnect IP核的使用方法，设计到Vivado的Block Design，仿真等知识运用。 为了简化整体例子的复杂度，整个测试工程项目采用了两个措施： 使用B
Xilinx AXI4总线介绍
热门推荐
坚持
03-15 4万+
1、什么是AXI    AXI（Advanced eXtensible Interface）是一种总协议，该协议的第一个版本AXI3是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0协议中最重要的部分。2010发布的AMBA4.0包含了AXI的第二个版本AXI4。    AXI4包含3种类型的接口：    1）AXI4：主要面向高...
axi clock converter
06-01
您的问题是 "axi clock converter"。AXI是一种总线协议，可以用于连接不同的IP核。AXI时钟转换器是一种IP核，用于将AXI总线的时钟转换为另一个时钟域。这种转换器通常用于将快速时钟域连接到慢速时钟域，以确保数据...
Zynq学习笔记--AXI 总线概述
hi94的博客
04-13 2642
AXI总线简介，并通过ILA观察AXI总线的实际信号。
ZYNQ-AXI总线的信号接口要求以及时序关系
Vuko_Coding Zone
04-22 3050
学习内容 学习关于AXI总线的信号接口的具体要求 Single Interface Requirements Clock and Reset 前面也提到了信号和复位的功能，这里对AXI全局时钟（ACLK）和复位信号（ARESETn）做进一步的解释说明。 Clock： 每个AXI组件都要使用时钟信号（ACLK）。 所有的输入信号都在ACLK的上升沿上采样。 所有输出信号的变化必须发生在ACLK上升沿之后。 在主机接口和从机接口上，输入和输出信号之间不能有组合路径。 **Reset：**文：AXI使用一个单
Xilinx AXI Interconnect相关知识汇总-AXI协议理解（三）
Paul 安的博客
01-13 1万+
xilinx的IP核很多都用到了AXI总线进行数据和指令传输。如果有多个设备需要使用AXI协议对AXI接口的BRAM进行读写，总线之间该如何进行仲裁，通信？ Vivado有一个叫做AXI Interconnect(RTL)的IP核，这个IP核可以实现上述功能。
AXI接口信号要求
意大利炮修理师的博客
04-16 1229
每个 AXI 组件使用单一的时钟信号，ACLK。所有input信号都在 ACLK 的上升沿被采样。所有output信号的变化必须在 ACLK 的上升沿之后发生。在主设备和从设备接口上，input信号和output信号之间不允许存在组合逻辑路径。
如何解决AXI STREAM 时钟频率与是系统时钟频率不一样的问题
mcupro的专栏
10-11 3964
简单说，一句话：使用 AXI STREAM FIFO，设置双时钟。 我是如何想到的： 解决异步时钟数据传输问题首选FIFO，而正好有一个AXI STREAM FIFO的 IP组件可以用,。 IP核的全称是： AXI4-STREAM FIFO 设置注意事项：一定要选择异步时钟，也就是双时钟，如下： 关于其他配置： TLAST 一般要选择的，作为边界
vivado 和 modesim 联合仿真&&快速修改重仿
gaoxcv的博客
04-26 4932
https://blog.csdn.net/wordwarwordwar/article/details/53428514 1 编译联合仿真库 tool →compile_simulation_libraries ，选择simulator 为 modelsim simulator，填写好 compiled library location(联合库存放地址)，simulator executable path (modelsim.exe 地址) 2 settin...
20220904.学习记录
XDU_zhazhaxuan的博客
09-05 815
微电子大四学生学习笔记
Xilinx-ZYNQ7000系列-学习笔记（10）：AXI总线
qq_42826337的博客
06-26 5735
Xilinx-ZYNQ7000系列-学习笔记（10）：AXI总线 1、AXI总线概述 在ZYNQ中有支持三种AXI总线，拥有三种AXI接口，当然用的都是AXI协议。其中三种AXI总线分别为： AXI4：（For high-performance memory-mapped requirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输； AXI4...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值