如何计算PCB走线阻抗

一、PCB走线阻抗及模型介绍

走线阻抗:相对参考层(地),信号受到的阻力称为特征阻抗(走线阻抗)。

均匀传输线:导线上任意处横截面都相同,这种线称为均匀传输线。所有高速互联都必须设计成均匀传输线!不允许有地平面割裂。

微带线:表底层走线,是指电介质基板顶部的带状导体,基板下方有接地平面

带状线:内层走线,指嵌入电介质基层内,并夹在两个接地平面之间的“带状“导体

常见阻抗模型:

微带线VS带状线:

微带线制造简单,所需板层少(2、4层),但其顶部开放线场,有较强的辐射损耗和准TEM传输模式。

带状线完全包含在导电结构内,表现出真正的TEM传输模式,尽管制造昂贵和复杂(6、8层及以上),但对高速信号友好 。

以下是根据板厂经验参数值:

阻焊油墨厚度参数(油墨介电常数3.8

基材上阻焊油墨厚度C1铜面上阻焊油墨厚度C2导线间的阻焊油墨厚度C3
1.2mil0.6mil1.2mil
线顶宽度W2=W1-0.7mil

二、四层计算实例:

我们取3313层叠结构PP介质er值4.1(不同型号压合的pp是不同er值的,要注意!)

FR-4芯板的介质DK值取4.2-4.8(一般取4.5)。

Pp介质的引入是为了粘合板芯与层,DK随厚度浓度影响。4.2-4.5

通过以上信息,进入Si9000进行验证。选择合适的参考模型与立创阻抗参数计算比较吻合。

                                                                 

三、六层计算实例:

下面介绍一下6层走线的基本布局层叠结构以及阻抗计算。

层数

结构式1

结构式2

结构式3

第一层(顶层)

Top

Top

Top

第二层

Signal

Gnd

Gnd

第三层

Gnd

Signal

Signal

第四层

Power

Signal

Gnd

第五层

Signal

Power

Power

第六层(底层)

Bottom

Bottom

Bottom

1.结构形式1

结构形式1组成:有4个信号层,1个GND层,1个电源层。

这种结构电源层/GND层采用小间距结构,可以提供较低的电源阻抗,这个低阻抗特性可以改善电源的退耦效果。第1层和第6层是较差的布线层,不适合放射频能量的走线。第2层是最好的布线层,靠近GND层,可以放射频能量的线条。第5层也可以作为其他风险高的布线层,第1层和第二层,第5层和第6层采用交叉布线。

2.结构形式2

结构形式2组成:4个信号层,1个电源层,1个GND层。

这种结构电源层与GND层有两个信号层,电源层与GND层不存在任何退耦作用,第3层是最好的布线层,第1层,第4层,第6层是可布线层。这种层间安排布线层阻抗低,可以满足信号完整性要求,另外参考平面层对射频也有屏蔽作用。

2.结构形式3

结构形式3组成:3个信号层,1个电源层,2个GND层。

当有太多的印制线条布放,但又无法安排4个布线层时,可以采用这种结构形式。在这个结构形式,将一个信号层变成GND层可以获得较低的传输线阻抗。第2层和第3层采用小间距的结构,可以提供较低的电源阻抗,这个低阻抗特性可以改善电源的退耦效果。第4层是最好的布线层,时钟等高风险的线条必须在第3层,这一层构造上形成同轴传输线结构,可以保证信号完整性和对EMI能量进行抑制。顶层是次好的布线层,底层是可布线层。

以结构三为例,走Top层共面单端50Ω,与与立创阻抗参数计算比较吻合

结构三第3层走线,共面差分带状线90Ω,取合适的模型与立创阻抗参数计算比较吻合

  • 25
    点赞
  • 31
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
### 回答1: DDR4 PCB走线设计模板是一种基于DDR4内存标准的电路板设计方案,用于支持DDR4存储器模块的正常工作。在设计DDR4 PCB走线时,需要考虑以下几个重要因素。 首先,需要遵循DDR4规范的布局要求。DDR4规范中明确了信号线和电源线的布置要求,如信号线的长度匹配、电源线的供电稳定性等。根据DDR4规范,可以制定PCB布局方案,包括存储器插槽、供电接口、时钟信号的位置等。 其次,需要合理引出信号线。DDR4接口包含了许多信号线,如时钟信号、地址信号、数据信号等。在走线设计中,需要根据信号的特性和布局规范,合理引出信号线,并尽可能保持较短的长度,减少信号传输的延迟和干扰。 另外,需要注意差分信号的设计。DDR4接口中的数据和时钟信号采用差分传输的方式,要保证差分信号对称性和匹配性。在走线设计过程中,应采取差分对的方式引出信号线,并确保信号线长度的匹配,减少传输中的时钟偏移和串扰。 此外,还需要进行电源和地线的规划。DDR4接口对电源供应和地线的要求较高,设计时应考虑低噪声、低阻抗的电源和地线网络,以确保供电稳定性和信号完整性。 最后,需要进行信号完整性和噪声抑制的仿真分析。通过仿真工具对DDR4 PCB走线设计方案进行分析,评估信号完整性、串扰和噪声干扰等因素的影响,优化设计参数和布局方案。 综上所述,DDR4 PCB走线设计模板包括符合DDR4规范的布局要求、合理引出信号线、差分信号设计、电源和地线规划以及仿真分析等。通过遵循这些设计原则和经验,可以提高DDR4存储器模块的性能和可靠性。 ### 回答2: DDR4 PCB走线设计模板是一种用于设计DDR4内存模块电路板的模板。DDR4是一种高速和高性能的内存标准,因此需要满足较高的电气和传输要求。DDR4 PCB走线设计模板可以提供一些基本规范和准则,以确保DDR4内存模块的稳定性和可靠性。 首先,DDR4 PCB走线设计模板要求规划好电源和接地的走线路径。这可以通过将电源和接地层尽可能靠近DDR4芯片和其他相关器件来实现。同时,还需要避免交叉耦合和电磁干扰,通过良好的电源和接地规划来提供稳定的电源和减少信号的串扰。 其次,DDR4 PCB走线设计模板要求遵循长度匹配原则。由于DDR4内存模块工作频率较高,信号的传输时间非常短,因此需要保持数据、地址和控制线的长度相等,以确保数据的同步性和稳定性。 此外,DDR4 PCB走线设计模板还要求使用适当的阻抗匹配来减少传输线上的反射和信号失真。通常,DDR4内存模块的传输线阻抗为50欧姆,因此走线设计需保证信号线的阻抗匹配,从而最小化信号的失真。 最后,DDR4 PCB走线设计模板还要求注意信号层和电源层的分离。高速信号线和电源层之间的分离可以有效降低串扰和噪声。为此,可以使用地平面和电源平面来完善走线设计,防止信号线和电源线之间的干扰。 总之,DDR4 PCB走线设计模板包含了一系列规范和准则,以确保DDR4内存模块的稳定性和可靠性。通过合理规划电源和接地路径、遵循长度匹配原则、使用阻抗匹配和信号层电源层分离等方法,可以有效提高DDR4内存模块的性能。 ### 回答3: DDR4PCB走线设计模板是一种用于设计DDR4随机存取存储器模块的电路板布局模板。它提供了一种规范化的设计方法,以确保数据的稳定传输和信号完整性。以下是关于DDR4PCB走线设计模板的一些要点。 首先,DDR4PCB走线设计模板要求严格遵循一定的布局规则。例如,连线长度要尽可能一致,布线走向要保持对称,以减少信号传输的时延差异。同时,不同信号层之间需要进行适当的电源和地线分离,以减少信号串扰和噪音干扰。 其次,DDR4PCB走线设计模板还要求考虑频率和相位匹配。由于DDR4内存操作速度较快,信号的相位关系对于数据传输至关重要。因此,在布线过程中需要准确计算信号的延迟时间,并合理安排数据、地址和时钟线路的走线次序,以确保数据在正确的时钟信号下传输。 此外,DDR4PCB走线设计模板还需要考虑信号的匹配阻抗。为了最大限度地提高信号质量和传输速率,走线的线宽和间距要根据规格要求进行精确匹配。此外,要合理安排信号层和电源层之间的分布,以充分利用地平面层的阻抗过渡效应。 最后,DDR4PCB走线设计模板还要求合理布局电源和地线。这两者的分布和布线也会影响到信号传输的质量。在布线过程中,要确保电源线和地线的路径尽可能短且对称分布,以减少电磁干扰和电压下降。 综上所述,DDR4PCB走线设计模板是用于设计DDR4内存模块的电路板布局模板。通过遵循该模板,可以确保数据的稳定传输和信号完整性,提高DDR4内存模块的性能和可靠性。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值