NJU数电实验1-3

已于 2023-03-03 20:36:50 修改
阅读量1.6k 收藏 17
点赞数 3
分类专栏： 其他 文章标签： 开发语言 c++ fpga fpga开发
于 2023-03-02 21:00:52 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/DanielSYC/article/details/129258142
版权

实验一 选择器

2选1多路选择器

在这里插入图片描述
逻辑表达式： y = ( ∼ s & a ) ∣ ( s & b ) y=(\sim s\&a)|(s\&b) y=(∼s&a)∣(s&b)

逻辑电路：

在这里插入图片描述

数据流建模

数据流建模主要是通过连续赋值语句 assign 来描述电路的功能

module m_mux21(a,b,s,y);
  input   a,b,s;        // 声明3个wire型输入变量a,b,和s，其宽度为1位。
  output  y;           // 声明1个wire型输出变量y，其宽度为1位。

  assign  y = (~s&a)|(s&b);  // 实现电路的逻辑功能。

endmodule

仿真代码：

#include "verilated.h"
#include "verilated_vcd_c.h"
#include "obj_dir/Vmux21.h"

VerilatedContext* contextp = NULL;
VerilatedVcdC* tfp = NULL;

static Vmux21* top;

void step_and_dump_wave(){
  top->eval();
  contextp->timeInc(1);
  tfp->dump(contextp->time());
}
void sim_init(){
  contextp = new VerilatedContext;
  tfp = new VerilatedVcdC;
  top = new Vmux21;
  contextp->traceEverOn(true);
  top->trace(tfp, 0);
  tfp->open("dump.vcd");
}

void sim_exit(){
  step_and_dump_wave();
  tfp->close();
}

int main() {
  sim_init();

  top->s=0; top->a=0; top->b=0;  step_and_dump_wave();   // 将s，a和b均初始化为“0”
                      top->b=1;  step_and_dump_wave();   // 将b改为“1”，s和a的值不变，继续保持“0”，
            top->a=1; top->b=0;  step_and_dump_wave();   // 将a，b分别改为“1”和“0”，s的值不变，
                      top->b=1;  step_and_dump_wave();   // 将b改为“1”，s和a的值不变，维持10个时间单位
  top->s=1; top->a=0; top->b=0;  step_and_dump_wave();   // 将s，a，b分别变为“1,0,0”，维持10个时间单位
                      top->b=1;  step_and_dump_wave();
            top->a=1; top->b=0;  step_and_dump_wave();
                      top->b=1;  step_and_dump_wave();

  sim_exit();
}

编译：

verilator -Wall --cc --exe --build main.cpp mux21.v --trace

波形：
在这里插入图片描述

结构化建模

结构化建模主要通过逐层实例化子模块的方式来描述电路的功能

module my_and(a,b,c);
  input  a,b;
  output c;

  assign c = a & b;
endmodule

module my_or(a,b,c);
  input  a,b;
  output c;

  assign c = a | b;
endmodule

module my_not(a,b);
  input  a;
  output b;

  assign b = ~a;
endmodule

module mux21b(a,b,s,y);
  input  a,b,s;
  output y;

  wire l, r, s_n; // 内部网线声明
  my_not i1(.a(s), .b(s_n));        // 实例化非门，实现~s
  my_and i2(.a(s_n), .b(a), .c(l)); // 实例化与门，实现(~s&a)
  my_and i3(.a(s),   .b(b), .c(r)); // 实例化与门，实现(s&b)
  my_or  i4(.a(l),   .b(r), .c(y)); // 实例化或门，实现(~s&a)|(s&b)
endmodule

行为建模

行为建模是通过类似面向过程的编程语言来描述电路的行为。例如，在Verilog中也可以用if语句来实现2选1多路选择器的行为

module mux21c(a,b,s,y);
  input   a,b,s;
  output reg  y;   // y在always块中被赋值，一定要声明为reg型的变量

  always @ (*)
    if(s==0)
      y = a;
    else
      y = b;
endmodule

//或者使用条件表达式
module mux21d(a,b,s,y);
  input   a,b,s;
  output  y;   // y不用声明为reg型的了。
  assign  y = s ? b : a;
endmodule

真正的描述电路 = 实例化 + 连线，所以请尽量不要使用“行为级建模”

4选1多路选择器

在这里插入图片描述

module mux41(a,s,y);
  input  [3:0] a;  // 声明一个wire型输入变量a，其变量宽度是4位的。
  input  [1:0] s;  // 声明一个wire型输入变量s，其变量宽度是2位的。
  output reg y;   // 声明一个1位reg型的输出变量y。

  always @ (s or a)
    case (s)
      0: y = a[0];
      1: y = a[1];
      2: y = a[2];
      3: y = a[3];
      default: y = 1'b0;
    endcase

endmodule

测试代码：

#include "verilated.h"
#include "verilated_vcd_c.h"
#include "obj_dir/Vmux41.h"

VerilatedContext* contextp = NULL;
VerilatedVcdC* tfp = NULL;

static Vmux41* top;

void step_and_dump_wave(){
  top->eval();
  contextp->timeInc(1);
  tfp->dump(contextp->time());
}
void sim_init(){
  contextp = new VerilatedContext;
  tfp = new VerilatedVcdC;
  top = new Vmux41;
  contextp->traceEverOn(true);
  top->trace(tfp, 0);
  tfp->open("dump.vcd");
}

void sim_exit(){
  step_and_dump_wave();
  tfp->close();
}

int main() {
  sim_init();
  top->s=0b00;  top->a=0b1110;  step_and_dump_wave();
                top->a=0b0001;  step_and_dump_wave();
  top->s=0b01;  top->a=0b1110;  step_and_dump_wave();
                top->a=0b0010;  step_and_dump_wave();
  top->s=0b10;  top->a=0b1010;  step_and_dump_wave();
                top->a=0b0100;  step_and_dump_wave();
  top->s=0b11;  top->a=0b0111;  step_and_dump_wave();
                top->a=0b1001;  step_and_dump_wave();
  sim_exit();
}

编译：

verilator -Wall --cc --exe --build main.cpp mux41.v --trace

波形：
在这里插入图片描述

一个通用的选择器模板

module MuxKeyInternal #(NR_KEY = 2, KEY_LEN = 1, DATA_LEN = 1, HAS_DEFAULT = 0) (
  output reg [DATA_LEN-1:0] out,
  input [KEY_LEN-1:0] key,
  input [DATA_LEN-1:0] default_out,
  input [NR_KEY*(KEY_LEN + DATA_LEN)-1:0] lut
);

  localparam PAIR_LEN = KEY_LEN + DATA_LEN;
  wire [PAIR_LEN-1:0] pair_list [NR_KEY-1:0];
  wire [KEY_LEN-1:0] key_list [NR_KEY-1:0];
  wire [DATA_LEN-1:0] data_list [NR_KEY-1:0];

  generate
    for (genvar n = 0; n < NR_KEY; n = n + 1) begin
      assign pair_list[n] = lut[PAIR_LEN*(n+1)-1 : PAIR_LEN*n];
      assign data_list[n] = pair_list[n][DATA_LEN-1:0];
      assign key_list[n]  = pair_list[n][PAIR_LEN-1:DATA_LEN];
    end
  endgenerate

  reg [DATA_LEN-1 : 0] lut_out;
  reg hit;
  integer i;
  always @(*) begin
    lut_out = 0;
    hit = 0;
    for (i = 0; i < NR_KEY; i = i + 1) begin
      lut_out = lut_out | ({DATA_LEN{key == key_list[i]}} & data_list[i]);
      hit = hit | (key == key_list[i]);
    end
    if (!HAS_DEFAULT) out = lut_out;
    else out = (hit ? lut_out : default_out);
  end

endmodule

module MuxKey #(NR_KEY = 2, KEY_LEN = 1, DATA_LEN = 1) (
  output [DATA_LEN-1:0] out,
  input [KEY_LEN-1:0] key,
  input [NR_KEY*(KEY_LEN + DATA_LEN)-1:0] lut
);
  MuxKeyInternal #(NR_KEY, KEY_LEN, DATA_LEN, 0) i0 (out, key, {DATA_LEN{1'b0}}, lut);
endmodule

module MuxKeyWithDefault #(NR_KEY = 2, KEY_LEN = 1, DATA_LEN = 1) (
  output [DATA_LEN-1:0] out,
  input [KEY_LEN-1:0] key,
  input [DATA_LEN-1:0] default_out,
  input [NR_KEY*(KEY_LEN + DATA_LEN)-1:0] lut
);
  MuxKeyInternal #(NR_KEY, KEY_LEN, DATA_LEN, 1) i0 (out, key, default_out, lut);
endmodule

使用选择器模板实现的选择器：

module mux21e(a,b,s,y);
  input   a,b,s;
  output  y;
  MuxKey #(2, 1, 1) i0 (y, s, {
    1'b0, a,
    1'b1, b
  });
endmodule

module mux41b(a,s,y);
  input  [3:0] a;
  input  [1:0] s;
  output y;
  MuxKeyWithDefault #(4, 2, 1) i0 (y, s, 1'b0, {
    2'b00, a[0],
    2'b01, a[1],
    2'b10, a[2],
    2'b11, a[3]
  });
endmodule

实验验收内容

在这里插入图片描述

module mux41(x0, x1, x2, x3, y, f);
  input  [1:0] x0; 
  input  [1:0] x1; 
  input  [1:0] x2; 
  input  [1:0] x3; 
  input  [1:0] y;  // 声明一个wire型输入变量s，其变量宽度是2位的。
  output reg [1:0] f;   // 声明一个2位reg型的输出变量y。

  MuxKeyWithDefault #(4, 2, 2) i0 (f, y, 2'b00, {
    2'b00, x0,
    2'b01, x1,
    2'b10, x2,
    2'b11, x3
  });

endmodule

先输出波形尝试一下：

#include "verilated.h"
#include "verilated_vcd_c.h"
#include "obj_dir/Vmux41.h"

VerilatedContext* contextp = NULL;
VerilatedVcdC* tfp = NULL;

static Vmux41* top;

void step_and_dump_wave(){
  top->eval();
  contextp->timeInc(1);
  tfp->dump(contextp->time());
}
void sim_init(){
  contextp = new VerilatedContext;
  tfp = new VerilatedVcdC;
  top = new Vmux41;
  contextp->traceEverOn(true);
  top->trace(tfp, 0);
  tfp->open("dump.vcd");
}

void sim_exit(){
  step_and_dump_wave();
  tfp->close();
}

int main() {
  sim_init();
  top->y=0b00;  top->x0=0b11; top->x1=0b01; top->x2=0b00;  top->x3=0b10; step_and_dump_wave();
                top->x0=0b10; top->x1=0b01; top->x2=0b01;  top->x3=0b00; step_and_dump_wave();
  top->y=0b01;  top->x0=0b11; top->x1=0b01; top->x2=0b00;  top->x3=0b10; step_and_dump_wave();
                top->x0=0b10; top->x1=0b01; top->x2=0b01;  top->x3=0b00; step_and_dump_wave();
  top->y=0b10;  top->x0=0b11; top->x1=0b01; top->x2=0b00;  top->x3=0b10; step_and_dump_wave();
                top->x0=0b10; top->x1=0b01; top->x2=0b01;  top->x3=0b00; step_and_dump_wave();
  top->y=0b11;  top->x0=0b11; top->x1=0b01; top->x2=0b00;  top->x3=0b10; step_and_dump_wave();
                top->x0=0b10; top->x1=0b01; top->x2=0b01;  top->x3=0b00; step_and_dump_wave();
  sim_exit();
}

编译：

verilator -Wall --cc --exe --build main.cpp *.v --trace --top-module mux41

波形：

在这里插入图片描述
接入NVBoard：

目录结构：

$ tree -I build/
.
├── constr
│   └── top.nxdc
├── csrc
│   └── main.cpp
├── Makefile
└── vsrc
    ├── mux41.v
    ├── MuxKeyInternal.v
    ├── MuxKey.v
    └── MuxKeyWithDefault.v

3 directories, 7 files

测试文件：

#include "Vmux41.h"
#include "verilated.h"
#include <nvboard.h>

static TOP_NAME dut;

void nvboard_bind_all_pins(Vmux41* top);

static void single_cycle() {
	dut.eval();
}

int main(int argc, char** argv) {
  nvboard_bind_all_pins(&dut);
  nvboard_init();

  while (1) {
	  nvboard_update();
	  single_cycle();
  }
   return 0;
}

引脚约束：

top=mux41

f (LD1, LD0)
y (SW1, SW0)

x0 (SW3, SW2)
x1 (SW5, SW4)
x2 (SW7, SW6)
x3 (SW9, SW8)

makefile将之前的第一行改为TOPNAME = mux41即可

实验二 译码器和编码器

译码器

在这里插入图片描述

2-4译码器

在这里插入图片描述

module decode24(x,en,y);
  input  [1:0] x;
  input  en;
  output reg [3:0]y;

  always @(x or en)
    if (en)
    begin
      case (x)
            2'd0 : y = 4'b0001;
            2'd1 : y = 4'b0010;
            2'd2 : y = 4'b0100;
            2'd3 : y = 4'b1000;
      endcase
    end
    else  y = 4'b0000;

endmodule

测试代码：

int main() {
  sim_init();

  top->en = 0b0;  top->x = 0b00;  step_and_dump_wave();
                  top->x = 0b01;  step_and_dump_wave();
                  top->x = 0b10;  step_and_dump_wave();
                  top->x = 0b11;  step_and_dump_wave();
  top->en = 0b1;  top->x = 0b00;  step_and_dump_wave();
                  top->x = 0b01;  step_and_dump_wave();
                  top->x = 0b10;  step_and_dump_wave();
                  top->x = 0b11;  step_and_dump_wave();
  sim_exit();
}

使用for循环实现3-8译码器：

module decode38(x,en,y);
  input  [2:0] x;
  input  en;
  output reg [7:0]y;
  integer i;

  always @(x or en)
    if (en) begin
      for( i = 0; i <= 7; i = i+1)
          if(x == i)
                y[i] = 1;
          else
                y[i] = 0;
    end
    else
      y = 8'b00000000;

endmodule

编码器

在这里插入图片描述

4-2编码器

module encode42(x,en,y);
  input  [3:0] x;
  input  en;
  output reg [1:0]y;

  always @(x or en) begin
    if (en) begin
      case (x)
          4'b0001 : y = 2'b00;
          4'b0010 : y = 2'b01;
          4'b0100 : y = 2'b10;
          4'b1000 : y = 2'b11;
          default: y = 2'b00;
      endcase
    end
    else  y = 2'b00;
  end
endmodule

测试代码：

int main() {
  sim_init();

  top->en=0b0; top->x =0b0000; step_and_dump_wave();
               top->x =0b0001; step_and_dump_wave();
               top->x =0b0010; step_and_dump_wave();
               top->x =0b0100; step_and_dump_wave();
               top->x =0b1000; step_and_dump_wave();
  top->en=0b1; top->x =0b0000; step_and_dump_wave();
               top->x =0b0001; step_and_dump_wave();
               top->x =0b0010; step_and_dump_wave();
               top->x =0b0100; step_and_dump_wave();
               top->x =0b1000; step_and_dump_wave();
  sim_exit();
}

优先编码器

优先编码器允许同时在几个输入端有输入信号，即输入不止一个 1 ，编码器按输入信号排定的优先顺序，只对同时输入的几个信号中优先权最高的一个进行编码

我们可以利用for循环语句可以很方便地实现优先编码器，一个4-2优先编码器的示例如下所示

module encode42(x,en,y);
  input  [3:0] x;
  input  en;
  output reg [1:0]y;
  integer i;
  always @(x or en) begin
    if (en) begin
      y = 0;
      for( i = 0; i <= 3; i = i+1)
          if(x[i] == 1)  y = i[1:0];
    end
    else  y = 0;
  end
endmodule

七段数码管

在这里插入图片描述

模块实例化

七段数码管就是一个典型的可复用模块

module bcd7seg(
  input  [3:0] b,
  output reg [6:0] h
);
// detailed implementation ...

endmodule

实验验收内容

在这里插入图片描述
目录结构：

$ tree -I build/
.
├── constr
│   └── top.nxdc
├── csrc
│   └── main.cpp
├── Makefile
└── vsrc
    ├── bcd7seg.v
    ├── encode83.v
    └── top.v

3 directories, 6 files

/**bcd7seg.v**/
module bcd7seg(
  input  [3:0] b,
  output reg [6:0] h
);
// detailed implementation ...

always@(b) begin
	case(b)
	4'd0: h<=7'b000_0001;
	4'd1: h<=7'b100_1111;
	4'd2: h<=7'b001_0010;
	4'd3: h<=7'b000_0110;
	4'd4: h<=7'b100_1100;
	4'd5: h<=7'b010_0100;
	4'd6: h<=7'b010_0000;
	4'd7: h<=7'b000_1111;
	4'd8: h<=7'b000_0000;
	4'd9: h<=7'b000_0100;
	default: h<=7'b000_0001;
	endcase
end

endmodule


/**encod38.v**/
module encode38(x,en,y, indicate);
  input  [7:0] x;
  input  en;
  output reg [2:0]y;
  output reg indicate;

  integer i;
  always @(x or en) begin
    if (en) begin
      y = 0;
      if (x != 0) indicate <= 1'b1;
      else indicate <= 1'b0;
      for( i = 0; i <= 7; i = i+1)
          if(x[i] == 1)  y = i[2:0];
    end
    else  y = 0;
  end
endmodule


/**top.v**/
module top(
    input [7:0]sw,
    input en,
    output reg [2:0] led_out,
    output reg indicate,
    output reg [6:0] seg_out
);

wire [2:0]w;

assign led_out = w;

encode38 encdr(
    .x(sw),
    .en(en),
    .y(w),
    .indicate(indicate)
);

bcd7seg seg0(
    .b({1'b0,w}),
    .h(seg_out)
);
endmodule

测试文件：

#include "Vtop.h"
#include "verilated.h"
#include <nvboard.h>

static TOP_NAME dut;

void nvboard_bind_all_pins(Vtop* top);

static void single_cycle() {
	dut.eval();
}

int main(int argc, char** argv) {
  nvboard_bind_all_pins(&dut);
  nvboard_init();

  while (1) {
	  nvboard_update();
	  single_cycle();
  }
   return 0;
}

引脚约定：

top=top

sw (SW7, SW6, SW5, SW4, SW3, SW2, SW1, SW0)
en (SW9)
led_out (LD2, LD1, LD0)
indicate (LD4)
seg_out (SEG0A, SEG0B, SEG0C, SEG0D, SEG0E, SEG0F, SEG0G)

makefile复用之前的即可

实验三 加法器与ALU

加法器

在这里插入图片描述

八位加法器实现

上述四位串行加法器的设计，如果推广到更多位加法器的设计，程序代码将会变得异常复杂，运行效率也将很低。在Verilog语言中，可以使用算术赋值语句和向量来执行这种算术运算。如果我们定义如下向量：

input  [n-1:0]  in_x, in_y;
output [n-1:0]  out_s;

则算术赋值语句

out_s = in_x + in_y;

就可以实现n位加法器了。

请注意，该代码定义了可以生成n位加法器的电路，但是该加法器电路并不包含加法过程中产生的进位输出信号和算术溢出信号。

溢出信号是用于判断运算结果 out_s 是否正确的信号。可以证明，对于有符号的补码运算的算术溢出信号可以用下面的表达式得到：

O v e r f l o w = ( i n _ x n − 1 = = i n _ y n − 1 ) & & ( o u t _ s n − 1 ! = i n _ x n − 1 ) Overflow=(in\_x_{n-1} == in\_y_{n-1})\&\&(out\_s_{n-1} != in\_x_{n-1}) Overflow=(in_xn−1​==in_yn−1​)&&(out_sn−1​!=in_xn−1​)

其判断原理是：如果两个参加加法运算的变量符号相同，而运算结果的符号与其不相同，则运算结果不准确，产生溢出

对于进位信号可以用下面的表达式得到：

{out_c,out_s} =in_x + in_y;

此表达式执行后， out_c 即为进位位， out_s 即为加法运算结果，这里的进位位仅用于表示在加法运算过程中，操作数的最高位是否对外有进位，和X86体系中借位CF的概念在减法操作中是相反的，即X86中的 C F = o u t c ⊕ c i n CF=out_c\oplus cin CF=outc​⊕cin ，其中 cin 在减法时置1。
在有符号的加减法中，溢出判断依据为溢出位，进位位不用。
在无符号数的加减法中，溢出判断依据进位位，溢出位不用

简单加减法运算器的设计

在这里插入图片描述

两个32位的参与运算的数据的补码操作数A和操作数B，一个控制做加法还是做减法的加/减控制端Sub/Add，为1时进行减法运算。输出信号有：一个32位的结果Result、一位进位位，一位溢出位和一位判断结果是否为零的输出位。

在图中已经加入了对减数进行求补操作，将减法变成加法的过程。即：如A – B，可以先求出（– B）的值，然后再和A相加，即A – B = A +（–B）。对于补码而言，– B的补码就是将B连同符号位在内全部取反再加一的过程。

ALU设计

在CPU中，ALU的功能除了加减法运算之外，往往还包含逻辑运算、移位、乘除法、比较大小等等。我们这里按照RISC-V中基础指令集RV32I的ALU的设计要求来进行介绍。

RISC-V基础指令集RV32I只支持32位整型数值的操作。操作数可以是带符号补码整数或无符号数。ALU不需要完成乘除法，不需要进行溢出判断，相关操作由软件来完成。RV32I的ALU需要完成以下操作：

  • 加减法操作 ：完成带符号补码数和无符号数的加减法操作，无需判断溢出和进位。此条件下，可以统一处理带符号数和无符号数。
  • 逻辑运算 ：完成XOR、AND及OR操作，其他操作采用软件实现。例如，NOT可以使用与全一操作数进行XOR实现。
  • 移位运算 ：完成逻辑左移，逻辑右移、算术右移等功能。移位运算将在后面的移位寄存器实验中介绍。
  • 比较运算 ：完成带符号数与无符号数的全等和大小比较。此类运算均可利用减法实现。
    • 全等可以用减法Zero输出判断。
    • 带符号数的大小比较，可以用减法比较，即比较A、B两数大小时，首先B取反加一，然后与A相加。在不溢出时，结果的符号位为1则A小于B。如果减法溢出，则A和B原始符号一定不同。此时，如果结果符号位为0，说明A为负数，B为正数，B取反加一后为负，两者相加为正，所以A应小于B。在溢出时如果结果符号位为1，则B小于等于A。所以，可以用 L e s s s = o u t _ s n − 1 ⊕ O v e r f l o w Less_s=out\_s_{n-1}\oplus Overflow Lesss​=out_sn−1​⊕Overflow来进行判断。具体原因请自行分析。
    • 无符号数大小比较也可以用减法判断。此时，如果最高位进位，则A大于或等于B，否则A小于B。实际电路中常常用 L e s s u = c i n ⊕ C a r r y Less_u=cin\oplus Carry Lessu​=cin⊕Carry 来实现。具体原因请自行分析。

实验验收内容

在这里插入图片描述

Daniel_187
关注
  • 3
    点赞
  • 踩
  • 17
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
NJUCS南京大学数电实验期末大作业-计算系统（单周期cpu实现）
Zero_wym的博客
01-05 1688
繁忙的一个学期终于过去啦！考完试在学校呆着这几天没什么事写个数电实验的博客 我们组为了赶ddl，做的功能很少，完成了基础功能，加上一些非常简单的拓展功能 基础功能有： 代码的压缩包会发在最后面，本文主要是对于代码的解释 一个顶层模块，连接着cpu模块，数据存储器模块，指令存储器模块，键盘，缓冲，vga等等模块 内存映射&读写方式 分为以下几种内存：(含其内存地址开头) instruction_memory(IP核生成的ROM 0x000，cpu只读) data_memory（IP核生成的双口RA
NJU数电实验：打字小游戏
02-10
南京大学数字电路实验课大项目，verilog实现
Njuškalo kvadratura-crx插件
04-01
语言:English (United States) 该扩展程序正在计算并显示€/ m2的房地产价格，这是Njuškalo所缺少的功能。 Ekstenzija prikazuje cijenu po metru kvadratnom za sve nekretnine naNjuškalu。
NJUCS-Course-Material:南京大学计算机系 课程资料 作业 代码 实验报告 NJU-CS 课程分享计划 ​
04-10
南京大学 计算机系 NJU-CS 课程分享计划   :notebook_with_decorative_cover: 最近更新 2021-4-9 18:18:18 主要是作业, 实验报告, 大作业代码. 如果只需要下载子文件夹请戳   目录 课程 时间 2020 Spring 2020 秋季 2020 Spring 2020 秋季 2020 秋季 2019 Spring 2020 Spring 2019 秋季 2020 Spring 操作系统 2019 秋季 计算机系统基础 2019 Spring 计算机图形学 2019 秋季 数据库概论 2019 秋季 程序设计基础实验 2018 Spring 数字电路与数字系统 2019 秋季 数字电路与数字系统实验 2019 Spring 星 star :night_with_stars: For English version, please refer to README-en.md.   贡献 我们非常欢迎大家任何形式的贡献! PR(Pu
高级算法-nju-onlineJudge-master-java和python的答案
06-15
高级算法-nju-onlineJudge-master-java和python的答案+考试题目
NJUCS南京大学数字电路实验--字符输入界面（verilog）
Zero_wym的博客
11-17 1887
实验目的 本实验将利用前面实现过的键盘和显示器功能来搭建一个简单的字符输入界面，通过该系统的实现深入理解多个模块之间的交互和接口的设计。 模块设计 基础功能实现 基础功能实现的时候，我用了两个思路。 首先基础功能有 支持所有小写英文字母和数字输入 输入至行尾后自动换行，输入回车也换行。 一直按压某个键时，重复输出该字符。 我和同学讨论的时候，我说第三个最不好实现，我同学都说第三个最好实现，实际上是实现的方法不一样导致的 我的方法：在实验七中，有键盘计数功能，按键按下，抬起，就算一次按键，按键数即为现在
南京大学数字电路与计算机组成实验的Verilator仿真（二）
alinna1234的博客
11-21 2431
南京大学数字电路与计算机组成实验，一生一芯PA0数字电路基础实验。使用开源仿真器verilator并接入nvboard虚拟FPGA板卡
南京大学数字电路与计算机组成实验的Verilator仿真（一）
alinna1234的博客
11-19 1328
南京大学数字电路与计算机组成原理实验，使用开源仿真器Verilator。包含verilog代码、C++封装文件、以及Makefile。
NJU南京大学数电实验课大实验：字符小游戏
natrick的博客
02-04 1328
NJU数电实验：字符小游戏 全套代码已上传至Github, 请关注Github账号：SH_Hattrick 实验代码 1. 实验内容 实现一个可以用键盘输入，并在 VGA 显示器上回显的交互界面。界面实 现要求可以参考 DOS 字符界面，Window 命令行或 Linux 的字符终端。 基本要求 支持所有小写英文字母和数字输入，以及不用 Shift 即可输入的符号。2. 一直按压某个键时，重复输出该字符。 输入至行尾后自动换行，输入回车也换行。 扩展要求（做5个满分） 可以显示光标，建议可以用显示闪烁
【数字电路】Y图 | 逻辑操作符 | 布尔函数 | Combinational systems
误闯天家，劝余放下手中砂。
10-28 985
本系列博客为复习操作系统导论的笔记，内容主要参考自：数字逻辑电路 Digital logic circuits数字电路：操作二进制信息的硬件组件逻辑门实现逻辑功能。基本逻辑运算符是逻辑函数AND、OR和NOT布尔代数：一个用于指定和转换逻辑函数的有用的数学系统。我们研究布尔代数，作为设计和分析数字系统的基础。分层设计：电路设计分层（Y型图）基本电路元件：晶体管逻辑门电线抽象分级 Levels of abstractionsY chart。
实验二 2选1多路选择器-IP核的封装与调用
07-31
包含实验要求pdf和实现代码源程序
NJU-2024-计算机网络课程实验.zip
06-02
NJU-2024-计算机网络课程实验.zip
NJU计算机课程-数据结构-实验源码.zip
最新发布
06-02
NJU计算机课程-数据结构-实验源码.zip
NJU-ICS:南京大学计算机系统基础PA和实验室
03-11
南京理工大学南京大学计算机系统基础PA和实验室
2.CV-NJU 宋谦1
08-08
2.CV-NJU 宋谦1
NJU-DisSys-2017:分布式系统，2017年秋季，CS @ NJU
03-11
NJU-DisSys-2017 这是CS @ NJU的Distributed System课程（2017年秋季）的资源库。 在作业2和作业3中，您应主要关注/ src / raft / ...
[实验一] 选择器
qq_42162595的博客
09-13 2143
该个栏目的博客都是基于数字逻辑与计算机组成 课程实验的文档进行学习的，方便以后进行总结归纳而准备的。
Linux环境变量配置
haohaoxuexiyai的博客
02-17 269
Linux环境变量配置全攻略
NJUOS操作系统上的程序
Grxer的博客
05-19 178
程序就是状态机状态 = 堆 + 栈初始状态 =main的第一条语句迁移 = 执行一条简单语句递归的汉诺塔，经典分治算法，每次都把n-1当作一个整体，把n-1挪到辅助位，把最下面移到目标，再把辅助位上n-1移到目标else {} return;非递归，个人感觉其实还是一个递归的思想，只是我们没有用c来帮助我们调用函数，而是在c的层面上做了一层抽象，把底层的栈帧给抽象出来，来模拟调用，让我们更形象的看到状态的转移，理解程序是个状态机int pc , n;} Frame;
nju pa2-3 ics
08-29
nju pa2-3 ics是指南京大学计算机学院信息存储与检索课程的作业pa2-3。 这个作业是关于信息存储与检索中的倒排索引的设计与实现。倒排索引是一种常用的数据结构，用于快速地定位包含某个关键词的文档。通过倒排索引，可以提高文档检索的效率和准确性。 在这个作业中，我们需要使用Python编程语言，根据给定的文档集合构建倒排索引。首先，我们需要读取文档集合并将其分词，然后根据每个单词构建倒排索引。具体而言，通过遍历每个文档，我们可以统计每个单词在哪些文档中出现过，并记录出现位置等信息。最后，将倒排索引存储到文件中以便后续的查询操作。 这个作业的目标是让我们熟悉倒排索引的原理和构建过程，并学会使用Python来实现它。通过完成这个作业，我们可以更好地理解信息存储与检索的基本概念和技术，并且能够独立编写简单的文档检索系统。 总之，nju pa2-3 ics是一项关于倒排索引的作业，通过这个作业我们能够学习到关于信息存储与检索的知识，并通过实践掌握倒排索引的构建和应用。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值