matlab与FPGA无线通信、FPGA数字信号处理系列（6）—— 【补充所有代码】在 Vivado 中 使用 Verilog 实现并行 FIR 滤波器-1

     在 FPGA 实现 FIR 滤波器时，最常用的是直接型结构，简单方便，在实现直接型结构时，可以选择串行结构/并行结构/分布式结构。
     并行结构即并行实现 FIR 滤波器的乘累加操作，数据的处理速度较快，使用多个乘法器同时计算乘法操作，数据输入速率可以达到系统处理时钟的速率，且与阶数无关；
     上一讲（5） Verilog 实现串行滤波器

     （3）Matlab 与 Vivado 联合仿真 FIR 滤波器

MATLAB 与 FPGA无线通信、图像处理、数字信号处理系列 汇总

1. 新建工程和文件

（1）新建 Verilog 文件
    输入信号 16-bit，输出信号 16-bit，复位 rst_n 低电平进行复位；