本讲使用 matlab 产生待滤波信号,并编写 testbench 进行仿真分析,在 Vivado 中调用 FIR 滤波器的 IP 核进行滤波测试,下一讲使用 两个 DDS 产生待滤波的信号,第五讲、第六讲开始编写verilog代码设计FIR滤波器,不再调用IP核。
MATLAB 与 FPGA无线通信、图像处理、数字信号处理系列 汇总
本例使用上一讲的FIR滤波器IP核工程。
本讲使用 matlab 产生待滤波信号,并编写 testbench 进行仿真分析,在 Vivado 中调用 FIR 滤波器的 IP 核进行滤波测试,下一讲使用 两个 DDS 产生待滤波的信号,第五讲、第六讲开始编写verilog代码设计FIR滤波器,不再调用IP核。
MATLAB 与 FPGA无线通信、图像处理、数字信号处理系列 汇总
本例使用上一讲的FIR滤波器IP核工程。