​​Vitis HLS 学习笔记--添加 RTL 黑盒函数

已于 2024-06-17 18:34:05 修改
阅读量593 收藏 3
点赞数 8
分类专栏： Vitis HLS 文章标签： 学习 笔记 fpga开发 HLS C++
于 2024-06-14 23:54:59 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/DongDong314/article/details/139691770
版权

目录

1. 简介

2. 用法详解

2.1 需要的文件

2.1.1 RTL 函数签名

2.1.2 黑盒 JSON 描述文件

2.1.3 RTL IP 文件

2.2 操作步骤

3. 总结

1. 简介

Vitis HLS 工具可以将现有的 Verilog RTL IP（即硬件描述语言编写的模块）集成到 C/C++ HLS 项目中。通过这种方式，Vitis HLS 能够将 RTL 代码与 C/C++ 代码一起综合，形成最终的硬件设计。

RTL 黑盒允许设计者在 HLS 设计中的特定区域（如顺序区域、流水线区域或数据流区域）内使用 Verilog 或 VHDL 编写的 RTL IP。这样做的好处是可以重用现有的硬件模块，同时利用 HLS 的优势来加速整个设计和开发过程。

简单的说，如果你有一个用 Verilog 编写的性能优化好的 IP，可以将其作为黑盒插入到 HLS 项目中，而不需要将其重新用 C/C++ 实现。这样可以节省时间，并确保硬件设计的高效性和可靠性。

2. 用法详解

2.1 需要的文件

2.1.1 RTL 函数签名

RTL 代码的 C 语言函数签名，是指用于代表RTL模块的C函数的声明。这个签名定义了函数的名称、输入参数和返回类型，这样C代码就可以调用它，就像调用任何其他C函数一样。这个签名通常放在一个头文件（.h）中，以便在整个项目中使用。

#include "ap_int.h"

//--------------------------------------------------------
//RTL 代码的 C 语言函数签名
//--------------------------------------------------------
void rtl_model(ap_int<10>  a1, ap_int<10>  a2, ap_int<10>  a3, ap_int<10>  a4,
               ap_int<10>  b1, ap_int<10>  b2, ap_int<10>  b3, ap_int<10>  b4,
               ap_int<10>& z1, ap_int<10>& z2, ap_int<10>& z3, ap_int<10>& z4);

//--------------------------------------------------------
void example(ap_int<10> a1, ap_int<10> a2, ap_int<10> a3, ap_int<10> a4,
             ap_int<10> b1, ap_int<10> b2, ap_int<10> b3, ap_int<10> b4,
             ap_int<10>& sigma) {

    ap_int<10> tmp1, tmp2, tmp3, tmp4;

    rtl_model(a1, a2, a3, a4, b1, b2, b3, b4, tmp1, tmp2, tmp3, tmp4);
    sigma = tmp1 + tmp2 + tmp3 + tmp4;
}

2.1.2 黑盒 JSON 描述文件

{
"c_function_name"     : "rtl_model",
"rtl_top_module_name" : "rtl_model",
"c_files" : [{ 
              "c_file" : "rtl_model.cpp",
              "cflag" : ""
            }],
"rtl_files" : [
                "rtl_model.v"
              ],
"c_parameters" : [{
                   "c_name" : "a1",
                   "c_port_direction" : "in",
                   "rtl_ports" : {
                                  "data_read_in" : "a1"
                                 }
                  },
                  {
                   "c_name" : "a2",
                   "c_port_direction" : "in",
                   "rtl_ports" : {
                                  "data_read_in" : "a2"
                                 }
                  },
                  {
                   "c_name" : "a3",
                   "c_port_direction" : "in",
                   "rtl_ports" : {
                                  "data_read_in" : "a3"
                                 }
                  },
                  {
                   "c_name" : "a4",
                   "c_port_direction" : "in",
                   "rtl_ports" : {
                                  "data_read_in" : "a4"
                                 }
                  },{
                   "c_name" : "b1",
                   "c_port_direction" : "in",
                   "rtl_ports" : {
                                  "data_read_in" : "b1"
                                 }
                  },
                  {
                   "c_name" : "b2",
                   "c_port_direction" : "in",
                   "rtl_ports" : {
                                  "data_read_in" : "b2"
                                 }
                  },
                  {
                   "c_name" : "b3",
                   "c_port_direction" : "in",
                   "rtl_ports" : {
                                  "data_read_in" : "b3"
                                 }
                  },
                  {
                   "c_name" : "b4",
                   "c_port_direction" : "in",
                   "rtl_ports" : {
                                  "data_read_in" : "b4"
                                 }
                  },
                  {
                   "c_name" : "z1",
                   "c_port_direction" : "out",
                   "rtl_ports" : {
                                  "data_write_out"   : "z1",
		                  "data_write_valid" : "z1_ap_vld"
                                 }
                  },
                  {
                   "c_name" : "z2",
                   "c_port_direction" : "out",
                   "rtl_ports" : {
                                  "data_write_out"   : "z2",
	                          "data_write_valid" : "z2_ap_vld"
                                 }
                  },
                  {
                   "c_name" : "z3",
                   "c_port_direction" : "out",
                   "rtl_ports" : {
                                  "data_write_out"   : "z3",
	                          "data_write_valid" : "z3_ap_vld"
                                 }
                  },
                  {
                   "c_name" : "z4",
                   "c_port_direction" : "out",
                   "rtl_ports" : {
                                  "data_write_out"   : "z4",
	                          "data_write_valid" : "z4_ap_vld"
                                 }
                  }],
"rtl_common_signal" : {
                        "module_clock"                    : "ap_clk",
                        "module_reset"                    : "ap_rst",
                        "module_clock_enable"             : "ap_ce",
                        "ap_ctrl_chain_protocol_idle"     : "ap_idle",
                        "ap_ctrl_chain_protocol_start"    : "ap_start",
                        "ap_ctrl_chain_protocol_ready"    : "ap_ready",
                        "ap_ctrl_chain_protocol_done"     : "ap_done",
                        "ap_ctrl_chain_protocol_continue" : "ap_continue"
                      },
"rtl_performance" : {
                     "latency" : "2",
                     "II"      : "1"
                    },
"rtl_resource_usage" : {
                        "FF"   :   "0",
                        "LUT"  :   "0",
                        "BRAM" :   "0",
                        "URAM" :   "0",
                        "DSP"  :   "1"
                       }
}

2.1.3 RTL IP 文件

`timescale 100ps/100ps

(* use_dsp = "simd" *)
(* dont_touch = "1" *)  
module rtl_model (input            ap_clk, ap_rst, ap_ce, ap_start, ap_continue,
                  input [9:0]      a1, a2, a3, a4, b1, b2, b3, b4,
                  output           ap_idle, ap_done, ap_ready,
                  output           z1_ap_vld, z2_ap_vld, z3_ap_vld, z4_ap_vld,
                  output reg [9:0] z1,        z2,        z3,        z4);

   wire ce = ap_ce;
   
   reg [9:0] areg1, areg2, areg3, areg4;
   reg [9:0] breg1, breg2, breg3, breg4;
   reg       dly1, dly2;
   
   always @ (posedge ap_clk)
     if (ap_rst)
       begin
          z1    <= 0;
          z2    <= 0;
          z3    <= 0;
          z4    <= 0;
          areg1 <= 0;
          areg2 <= 0;
          areg3 <= 0;
          areg4 <= 0;
          breg1 <= 0;
          breg2 <= 0;
          breg3 <= 0;
          breg4 <= 0;
          dly1  <= 0;
          dly2  <= 0;     
       end
     else if (ce)
       begin
          z1    <= areg1 + breg1;
          z2    <= areg2 + breg2;
          z3    <= areg3 + breg3;
          z4    <= areg4 + breg4;
          areg1 <= a1;
          areg2 <= a2;
          areg3 <= a3;
          areg4 <= a4;
          breg1 <= b1;
          breg2 <= b2;
          breg3 <= b3;
          breg4 <= b4;
          dly1  <= ap_start;
          dly2  <= dly1;          
       end

   assign z1_ap_vld = dly2;
   assign z2_ap_vld = dly2;
   assign z3_ap_vld = dly2;
   assign z4_ap_vld = dly2;
   assign ap_ready  = dly2;
   assign ap_done   = dly2;
   assign ap_idle   = ~ap_start;
      
endmodule // rtl_model

2.2 使用 RTL 黑盒向导

RTL 黑盒向导用于将 C/C++ 文件“加密”成 RTL 语言。

整体步骤和常规的 Vitis HLS 步骤一致，特殊点在于多了一个 JSON 文件需要配置：

  • 从顶层函数内或者从 Vitis HLS 工程的子函数内调用 C 语言函数签名。
  • 在 Vitis HLS IDE 中使用“Add Files”（添加文件），将黑盒 JSON 描述文件添加到 HLS 工程中。
  • 运行 Vitis HLS 设计文件照常进行仿真、综合和协同仿真。

使用 RTL 黑盒向导操作步骤：

在导航到工程中，打开 RTL 黑盒向导：

//--------------------------------------------------------
//rtl_model.cpp
//--------------------------------------------------------

#include "example.h"
//--------------------------------------------------------
void rtl_model(data_t a1, data_t a2, data_t a3, data_t a4, data_t b1, data_t b2,
               data_t b3, data_t b4, data_t& z1, data_t& z2, data_t& z3,
               data_t& z4) {
#pragma HLS inline off
    z1 = a1 + b1;
    z2 = a2 + b2;
    z3 = a3 + b3;
    z4 = a4 + b4;
}

添加 rtl_model.cpp 到对话框中，需要选中其中 rtl_model 函数，可得以下内容：

参数解释：

  • C Function：即，C 语言函数；用于指定 RTL IP 的 C 语言函数名称。
  • C Argument Name：即，C 语言实参名称；用于指定函数实参的名称。这些名称应与 IP 上的端口相关。
  • C Argument Type：即，C 语言实参类型；用于指定用于每个实参的数据类型。
  • C Port Direction：即，C 语言端口方向；用于指定实参的端口方向，对应于 IP 中的端口。
  • RAM Type：即，RAM 类型；用于指定在接口处使用的 RAM 类型。
  • RTL Group Configuration：即，RTL 组配置；用于指定对应的 RTL 信号名称。

上述对话框中，RTL Group Configuration 一列，已经全部设置完毕，但是GUI界面并未显示：

 

3. 总结

Vitis HLS 工具通过集成 Verilog RTL IP 到 C/C++ HLS 项目中，简化了硬件设计过程。RTL 黑盒技术允许设计者在特定区域内使用已有的 Verilog 或 VHDL 编写的 RTL 模块，从而重用优化好的硬件模块，避免重新实现，提高设计效率和可靠性。使用 Vitis HLS 时，设计者需要编写 RTL 函数签名、创建黑盒 JSON 描述文件并包含 RTL IP 文件。在 Vitis HLS 中添加这些文件后，运行仿真和综合步骤即可完成集成。此外，通过 RTL 黑盒向导，可以简化 C 函数与 RTL 信号的映射过程。

hi94
关注
  • 8
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
HLS入门实践
m0_73576827的博客
05-30 207
HLS(High-Level Synthesis)高层综合，就是将 C/C++的功能用 RTL 来实现，将 FPGA 的组件在一个软件环境中来开发，这个模块的功能验证在软件环境中来实现，无缝的将硬件仿真环境集合在一起，使用软件为中心的工具、报告以及优化设计，很容易的在 FPGA 传统的设计工具中生成 IP。
ZYNQ 图像处理（一）：Vitis HLS Vision库的仿真综合
weixin_54971875的博客
03-17 482
目标就是在ZYNQ开发板上实现硬件加速图像处理的算法，完成一套异构（FPGA和ARM）嵌入式机器视觉系统（FPGA和ARM）。当然，这些都是自己科研课题的方向和目标，大家也可以尝试其他的思路。
HLS相比RTL的优劣
菜鸟乱学
06-20 1796
HLS: xilinx公司推出的Vitis HLS开发， HLS工具是将HLS代码翻译成RTL，然后由Vivado编译生成bitstream RTL: xilinx公司推出的Vivado开发 优势 开发周期短，非常适合前期功能、性能的验证，可以极大的节省时间成本和人力成本； 新手入门门槛低，HLS代码由C++和pragma组成，相比Verilog和VHDL对软件工程师更友好（当然具有硬件思维的工程师设计的代码更有优势）； 模块可复用性强； 平台可移植性强； 劣势 不适合高速接口开发； 会存在一定的冗
HLS与RTL语言使用情况调查
OpenFPGA的博客
10-11 161
经常听人说，Verilog或VHDL与HLS相比，就好比是几十年前的汇编语言与C语言，HDL迟早会被HLS取代的。这些话已经讲了有一二十年了，还是没有看到HLS取代HDL。本文翻译自2019年TCAD杂志上一篇综述，调研和对比了近年已发表论文中采用HLS和HDL的各种使用情况，值得一看。摘要：为了提高设计数字硬件组件的效率，高层综合（HLS）被视为提高设计抽象水平的下一步。但是，HLS工具的结果质...
RTL与HLS强强联合打造FPGA新开发之路
OpenFPGA的博客
08-30 676
RTL与HLS强强联合打造FPGA新开发之路副标题-FPGA高层次综合HLS(一)-Vitis HLS介绍Vitis HLS介绍及工作流程高层次综合（High-level Synthesis）简称HLS，指的是将高层次语言描述的逻辑结构，自动转换成低抽象级语言描述的电路模型的过程。对于AMD Xilinx而言，Vivado 2019.1之前（包括），HLS工具叫Vivado HLS，之后为了统一将...
D1-05 Introduction to Vitis HLS-Frederic Rivoallon-region
11-02
在本讲座“D1-05 Introduction to Vitis HLS - Frederic Rivoallon-region”中，我们将探讨Xilinx的Vitis HLS（高速级综合）工具及其在设计流程中的应用。Vitis HLS是一款强大的软件开发工具，它使得用C、C++或...
c-ug1399-vitis-hls c-ug1399-vitis-hls
11-02
总之，C-UG1399-Vitis-HLS用户指南是学习和掌握Vitis HLS的关键资源，无论是初学者还是经验丰富的FPGA开发者，都可以从中获得宝贵的知识和实践经验。通过理解并应用这些知识，用户能够更高效地利用FPGA的优势，设计...
ug1399-vitis-hls_HLS_
09-30
本文将基于"ug1399-vitis-hls"的学习资料，深入探讨Vivado HLS的核心概念、工作流程以及在实际应用中的关键技巧。 1. **Vivado HLS简介** Vivado HLS工具将传统的软件编程方式引入到FPGA设计中，通过将高级语言...
c_ug1391-vitis-hls-migration-guide.pdf
10-12
Vitis HLS（High-Level Synthesis）是Xilinx公司推出的一款高级综合工具，它允许开发者使用C、C++或SystemC语言进行硬件设计，将高级语言代码转换为FPGA（Field Programmable Gate Array）的硬件描述语言，从而加速...
Vitis Vision - 利用Vitis HLS tcl shell 一键跑通视觉加速例程
最新发布
03-18
Vitis Vision - 利用Vitis HLS tcl shell 一键跑通视觉加速例程
【FPGA】 HLS教程之C/RTL Cosimulation
xyz_
10-16 8177
翻译自xilinx官方教程ug902，p181
Xilinx Zynq使用HLS实现OpenCV的开发流程
热门推荐
夏菠
11-13 1万+
摘要：首先介绍OpenCV中图像类型和函数处理方法，之后通过设计实例描述在VivadoHLS中调用OpenCV库函数实现图像处理的几个基本步骤，阐述从OpenCV设计到RTL转换综合的开发流程。本文引用地址：http://www.eepw.com.cn/article/234670.htm 　　关键词：可编程;处理器;VivadoHLS;OpenCV;Zynq AP SOC 　　开源
Vivado HLS中多端口数组的RTL建模
qq_40268672的博客
08-05 860
在加速器的设计中，由于FPGA片上存储资源(BRAM)有限，因此我们需要对输入数据进行分片，每次加载一块数据到片上缓存，然后进行计算，在使用HLS进行设计的时候，这三个缓存往往具有以下形式: 输入特征缓存 InBuffer[Tn][R][C],并且为了能在一个时钟周期内访问多个数据，我们还会对数组的第一个维度进行array_partition操作，对应到实际的电路，其实就是多个BRAM，从而提供多个数据读写的端口。 权重缓存 WeightBuffer[Tm][Tn][K][K],同样，为了能在一个时钟周期内
HLS基础：从C语言到RTL的实现
qq_40946355的博客
07-03 5400
0.前言 HLS相对于传统的硬件描述语言而言，有着独特的优势。HLS全称是High Level Synthesis，即高层次综合，基于C/C++的开发流程，可以极大地缩短IP开发周期。总的来说，这是一门人工引导加以优化的编程语言，可以方便地切数组、切流水，提高数据吞吐率与并发度，从而达到时间与空间、速度与面积的trade off。 1.基础元素到硬件资源的映射 基础元素 硬件资源 备注 主函数名 顶层模块名 唯一的，且需要额外声明顶层 子函数名 子模块调用 顶层参数 封装IO
浅谈vivado HLS从C/C++到硬件描述语言转换
IT视野与技术
12-18 1万+
高层次综合（High Level Synthesis, HLS）是Xilinx公司推出的最新一代的FPGA设计工具，它能让用户通过编写C/C++等高级语言代码实现RTL级的硬件功能。随着这款工具的出现，软硬之间的区别越来越模糊，即使你对于硬件完全不懂，你也能编写出符合工程功能要求的RTL代码。看到HLS工具具有如此神奇的功能，你是否想立即尝试一下呢？          接下来我们将谈谈HLS相关
卷积函数的FPGA实现（六）对IPcore进行HLS及RTL输出
祥瑞的技术博客
12-13 3474
背景：MTCNN的卷积被实现为IPcore 目的：HLS通过IPcore，输出RTL 目录 一、删掉一些语句 二、加回DATAFLOW与UNROLL 2.1 N_PE=8 2.2 N_PE=4 三、最终IPcore占用的资源 7z020 7z035ffg676-2  四、输出IPcore为RTL 一、删掉一些语句 因bug找不出，只能暂且去掉一些优化指令。 225   删...
HLS协议的解读
beautyfuel的博客
11-09 2963
今天来介绍一下HLS协议，这个协议是由苹果公司提出并推广开来的。来一段维基百科的定义。 HTTP Live Streaming（缩写是HLS）是一个由苹果公司提出的基于HTTP的流媒体网络传输协议。是苹果公司QuickTime X和iPhone软件系统的一部分。它的工作原理是把整个流分成一个个小的基于HTTP的文件来下载，每次只下载一些。当媒体流正在播放时，客户端可以选择从许多不同的备用

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值