双通道2.6G采样 3U VPX板卡

最新推荐文章于 2025-06-03 23:14:31 发布
最新推荐文章于 2025-06-03 23:14:31 发布
阅读量611 收藏 4
点赞数 7
文章标签： fpga开发 XCKU060 XCKU085 XCKU115 2.6G采集 AD9689 AD9208
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/FPGA_ADDA/article/details/143891984
版权
  1. 关键技术特性
  • 双通道2.6Gsps 12-bit ADC输入
    1. 输入最大功率8dBm
    2. 输入频率范围1MHz～5GHz
  • 双通道12.6Gsps 16-bit DAC输出
    1. 最大输出功率0dBm
    2. 输出频率范围10MHz～5GHz
  • 参考时钟
    1. 内参考：25MHz
    2. 外参考：选择100M的整数倍分频，峰峰值0.375V～1.4V
  • Xilinx Kintex Ultrascale FPGA
  • 3U OpenVPX兼容
  • 板载电源和温度传感器
  • 导冷散热
  • 12V供电，功耗≤35W
  • 重量(带导冷板)：≤450g

 

 

x: FPGA可选

060：XCKU060

085：XCKU085

115：XCKU115

y: ADC可选

1：AD9689 （2.6G采样）

2：AD9208（3G采样）

最低0.47元/天 解锁文章
FPGA_ADDA
关注
FPGA、AD9371、AD9009、RF SOC介绍
weixin_46679868的博客
04-26 7732
随着5G的快速发展和物联网的到来，无线通信这一块这些年有了充分的发展和进步，站上投资的风口期和快速布局发展期，为跟进5G的步伐，我们制作了一系列技术硬件设计来适应时代的发展，包括但不限于以下几个方向，现介绍如下： FPGA介绍 FPGA发展很快，但大部分FPGA核心技术都 掌握在国外公司的手中。芯片设计，光刻机，操作系统设计都只有国外引领潮流，我们跟随潮流。国内FPGA发展相对缓慢，现市场上主要...
第二章（1）：时钟与同步接口
yinyeyy的专栏
04-25 3403
1. Device Clock Device clock是JESD204系统中每个单元的时间参考。每个设备需要通过该时钟产生frame clock和multiframe clock。 2. Frame clock和Local Multiframe Clock Frame clock时钟域作用于应用层和JESD204的链路层。 对于需要实现确定性延时的应用，或者使用多...
AD9173/AD9689 FMC采集板卡调试记录
jingjiankai5228的博客
02-13 8028
花了近两天时间将AD9173 FMC板卡驱动了一下，简单记录下遇到的问题 首先AD9173为ADI推出的最大支持12.6G采样率的DAC器件，由于寄存机繁多，所以比较适合C语言进行配置，官方也提供了一个AD9172的配置流程，AD9173基本类似，驱动的第一步是先要完成器件的寄存器访问，这个可以根据实际平台进行选择，我这里用的是zynq器件，但是为了移植方便，我一般不用自带的SPI接口，个人习惯SPI时序由逻辑PL端完成，这样有个好处是方便移植，即使跑操作系统也可以省去设备树添加的工作。 寄存器配置完成，.
FMC190-基于JESD204B的2路3Gsps AD 2路12.8Gsps DA FMC子卡
kfb_lam的博客
05-19 265
FMC190子卡集成2通道2Gsps采样率，14位AD，2通道12.8Gsps 16位DA。☆特点：每个RF DAC具有3个可旁路复用数据输入通道。☆最大204B SERDES线速率：15.4Gsps。☆DAC型号：AD9172(兼容AD9173)。☆数据传输：8个LANE JESD204B。☆数据传输：8个LANE JESD204B。☆2通道14位分辨率，3GSPS采样率。☆最大采样率：12.8GSPS。☆时钟型号：HMC7044。☆连接器：6个SSMA接口。☆分辨率：16bits。
2020-09-01
qq_36672776的博客
09-01 316
ad9173ebz调通，主要问题是xilinx ip核的某些部分可能不一定允许修改，在ip核生成时，f=2，而实际需求是1，axi寄存器修改了，但是猜测为没有执行。 调通后上电，烧录顺序有要求，先烧录fpga，再烧录hmc和ad的程序。 ...
2020-06-16
qq_36672776的博客
06-16 482
调试adi公司的ad9173-ebz，发现在mode3且fpga配置正常的情况下跑subclass1，sync出现偶尔拉高但基本都是低电平的情况，，排除ip核问题后开始排查硬件问题，考虑到时钟芯片扔出refclk与sysref分别走的是时钟的两组口子，给fpga与9173的refclk是两组，看起来能走一组的br40ext的电容没有接，sysref直接从两组不同的口子出去，测量sysref发现fpga的信号与9173的信号有90（实际测量79）度的相差，而9173是上升沿开始对齐，fpga也是，可能有概率f
AD9680采集和AD9172/AD9174/AD9176回放FMC模块
universaldata的博客
05-07 1920
模块ADC支持国产GM4680、B9680或进口AD9680采集芯片，DAC支持AD9171/AD9172/ AD9173/AD9174/ AD9175/AD9176回放芯片，输入/输出均支持直流或交流耦合方式。FMC子卡还支持外参考/外时钟、外触发接口，具有板载温度监控等功能。外触发（与外参考/外时钟连接器共用）：+3.3V或+5V TTL，阻抗10kΩ。满量程输入功率：+10dBm~+12.7dBm（不同器件和配置参数不同）外参考/外时钟：AC耦合，0dBm~6dBm。
VPX板卡（基本标准）
09-26
VPX（VITA 46）标准主要关注3U和6U的板卡尺寸，这些板卡通常用于军事、航空航天、工业自动化和其他对可靠性有高要求的领域。 VPX标准板卡的设计考虑了以下几个关键方面： 1. **3U和6U VPX版型**：3U板卡高度为3个...
VPX-3U结构标准
09-04
VPX-3U 板卡 结构标准， 板卡结构尺寸，风冷，导冷，锁紧条
VPX.rar_VPX_VPX板_VPX板卡尺寸_vpx 板卡市场_vpx现状
09-19
3U VPX板卡的尺寸是160mm x 100mm，而6U VPX板卡的尺寸是233.35mm x 160mm。这种标准化使得系统设计师能够灵活地选择不同的模块来构建定制化的嵌入式系统。 VPX板卡市场持续增长，主要是由于对更高计算性能、更大...
VPX 3U模板
07-03
VPX 3U模板是一种基于开放式标准的高性能计算平台，主要应用于军事、航空航天以及工业自动化等领域。这个模板是由Altium Designer设计的，Altium Designer是一款强大的电子设计自动化（EDA）软件，广泛用于电路板...
AD9173高速DAC的Verilog驱动实现：时钟配置、JESD204B接口与DDS数据生成
04-08
内容概要：本文详细介绍了ADI公司AD9173高速DAC芯片的Verilog驱动实现。首先讨论了时钟架构的设计，通过PLL将500MHz参考时钟倍频至12GHz DAC时钟。接着深入探讨了JESD204B接口的配置，包括线速率、lane数量、加扰器等关键参数的设定。随后讲解了SPI配置的具体步骤，强调了上电时序的重要性。最后介绍了基于双DDS结构的数据生成方法，以及如何将I/Q信号正确打包成JESD204B格式进行传输。文中还分享了许多实际调试过程中遇到的问题及其解决方案。 适合人群：具备一定FPGA开发经验的硬件工程师，尤其是从事射频通信领域的技术人员。 使用场景及目标：适用于需要高性能DAC的应用场景，如毫米波通信系统、雷达系统等。主要目标是帮助读者掌握AD9173芯片的驱动开发，提高系统的性能和稳定性。 其他说明：文中提供了大量代码片段和调试技巧，有助于读者快速理解和应用相关技术。同时提醒读者注意一些常见的陷阱，如PLL锁定时间和SPI配置顺序等问题。
AD9172-FMC-EBZ（HMC7044+AD9172）调试记录
bwleemao的博客
09-16 1230
AD9172-FMC-EBZ 主要由HMC7044和AD9172构成，其中HMC7044负责提供204B所需要的时钟，AD9172完成和发送端204B数据通信并进行DAC转换输出，接下来分别讲述HMC7044和AD9172配置过程。配置主要过程参考AD9172 datasheet START-UP SEQUENCE章节，按照table49~58要求完成配置，注意表格中要求的等待时间也要严格遵守，同时检查表格要求的检查的寄存器状态；接下来配置HMC7044输出，可以用小工具配置需要输出的通道并导出寄存器值。
AD使用总结4——PCB天线知识
热门推荐
spdian的博客
12-29 3万+
这几天在做一个灯的产品，原理图画好后外发厂家画PCB并生产。后来厂家发送过来的PCB文件中发现有几个弧形接近环形的走线，第一感觉是没见过这种总弧线的，另外由于弧线很大，怀疑会引进干扰或形成天线。自己不是很懂PCB走线及天线，只是怀疑会形成天线，所以就查阅了好多资料，大概搞懂了些。        首先，我的担心是会形成天线，对其他线路造成干扰或者容易被其他干扰。那就首先看下关于天线的资料。 一、
基于FMC的ADC-DAC子卡211
08-20 1737
基于FMC的ADC-DAC子卡 一、板卡概述 　　FMC-1AD-1DA-1SYNC是我司自主研发的一款1路1GAD采集、1路2.5GDA回放的FMC、1路AD同步信号子卡。板卡采用标准FMC子卡架构，可方便地与其他FMC板卡实现高速互联，可广泛用于高频模拟信号采集、雷达系统测试等领域。　　　　　　 二、功能...
PCB设计过程中AD使用流程详解（超详细）
johnwxw的博客
12-13 3万+
PCB设计过程中AD使用流程详解（超详细） 1.设计前期部分 规则设定： Preference-system-file type关联文件（所有关联） PCB-editor-General-drc(在线drc，短路报错)                  -snapto center -smartsnap(勾选) Other-rotation(旋转角度) cursor type(指针...
FPGA之JESD204B接口——总体概要 实例 中
u013184273的博客
12-15 4904
1、AD9174配置 本设计采用AD9174，其是一款高性能、双通道、16位数模转换器(DAC)，支持高达12.6 GSPS的DAC采样速率。该器件具有8通道、15.4 Gbps JESD204B数据输入端口、高性能片内DAC时钟倍频器和数字信号处理功能，适合单频段和多频段直接至射频(RF)无线应用，本设计要求 （1）200M用户数据，通道内插x6，主路径内插x8，总共48倍内插，实现fs=9.6GHz； （2）输入设备时钟频率为device clk=9600/16=600MHz，同时设备参考时钟=9600
FPGA调试心得
dimples_Song的博客
09-21 1137
        常规的FPGA调试都是基于单个模块仿真、在线调试，调试通过了再集成到工程里。有时候单个仿真没问题，在线调试也没问题，但是一集成到工程里面就各种莫名其妙各种结果出不来，关于这类事件总结为以下3点： 1、时钟是否安排到位？ 2、复位是否安排到位？ 3、管脚、时钟等一系列约束是否约束到位？         基本上以上3点都是致命伤。。。。。。推荐在FPGA设计中，未使用引脚一定要...
《深入解析SPI协议及其FPGA高效实现》-- 第三篇：FPGA实现关键技术与优化
最新发布
GateWorld的博客
06-03 685
本文详细介绍了FPGA实现高速SPI接口的核心技术方案，主要包括：1）时序收敛策略（源同步约束、IDDR/ODDR应用）；2）100MHz以上高速实现方法（ODELAYE2校准、时钟相位优化）；3）资源优化技术（逻辑复用、动态重配置）；4）QSPI模式硬件加速方案；5）低功耗设计技术。通过Xilinx 7系列FPGA实测数据验证，优化后的设计在100MHz频率下动态功耗降低54%，同时实现稳定传输。文章还提供了完整的代码示例、约束脚本及调试方法，为FPGA-based SPI设计提供实用参考。
VPX板卡技术全解析：尺寸、市场与现状
其板卡尺寸通常遵循VPX规范中的标准尺寸，例如3U和6U，其中3U VPX板卡尺寸约为100mm x 160mm，而6U VPX板卡尺寸则为233mm x 160mm。VPX板卡在市场上备受青睐，原因在于其模块化设计提供了更大的灵活性和可扩展性，为...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值