67，Verilog-2005标准篇：If-else-if 结构简介

于 2024-07-29 02:46:25 发布
阅读量218 收藏 7
点赞数 3
分类专栏： Verilog-2005标准详解篇 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/FPGA_LOVE/article/details/140759989
版权

If-else-if 结构的verilog语法规则如下表1所示：

表1：If-else-if条件语句的语法

if-else-if 结构是编写多重条件判断的普遍方法。如果任何表达式expression为真，则与之相关的语句将被执行，每个语句既可以是单个语句，也可以是语句块。

if-else-if 结构的最后一个else处理其他条件均未满足的情况。在默认情况没有明确的操作时，尾部的 else 语句可以省略，或者用于错误检查，以捕捉不可能的条件。例如下面的代码所示：

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！

FPGA小飞
关注
  • 3
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【Verilog基础】if-elseif语句、多if语句和case语句优先级关系
努力，加油每一天鸭~
03-09 1077
【Verilog基础】if-elseif语句、多if语句和case语句优先级关系
【verilog---- if else 与多if 代码综合电路区别】
借问众神明的博客
11-21 1468
if else 形式写的代码会被EDA软件综合为多路选择器，无优先级顺序。多if写的代码会综合成带优先级的电路，如下图所示，最后一级为最高优先级。
Verilog语法之if-else语句学习
weixin_45962327的博客
03-29 1445
A 如果指定的成立，（也就是这个条件表达式的逻辑值为“1”），则执行条件分支语句第一行所指定的语句或语句块，然后结束条件分支语句的执行。A 如果指定的成立（也就是这个条件表达式的逻辑值为“1”），则执行条件分支语句内给出的“语句或语句块”，然后退出条件分支语句的执行。B 如果不成立（也就是条件表达式的逻辑值为“0”），则不执行条件分支语句内给出的“语句或语句块”，而是直接退出条件语句的执行。如果所有的条件表达式都不成立，则执行最后的else项。
一文搞懂Verilog if-else、if-if、case、？：语句优先级和latch生成情况
qq_26123429的博客
08-20 5267
一文搞懂Verilog if-else、if-if、case、？：语句优先级和latch生成情况
Linux中verilog-mode使用方法总结
Alfred的博客
06-18 5082
Verilog语言有几个设计缺陷，迫使用户输入和维护冗余信息，例如参数列表、灵敏度列表和跨模块连接语句。支持这些信息会导致潜在的错误，缺乏可维护性，以及整体的代码膨胀。
verilog语法+:和-:
青春易逝，愿不负昭华，期待梦与远方
05-30 3489
前言 本文转载自 ：Verilog动态截取固定长度语法+:和-:
Verilog中if- else if语句和case语句用法：
Chenzhinan1219的博客
10-25 9927
Verilog中if- else if语句和case语句用法：
Verilog基础语法——条件语句if-else与case
qq_42224089的博客
05-16 1744
在Verilog语法中，常用的条件语句有if-else语句和case语句，用于判断条件是否为真，并执行判断条件后面的表达式。
Verilog 版本：Verilog-95、Verilog-2001与System Verilog区别简谈
OpenFPGA的博客
06-10 5905
发展历史1984年，Verilog开始作为一种专用的硬件建模语言使用，取得了相当大的成功。1990年，Cadence Design Systems公司将该语言面向公众开放，作为试图与VHD...
verilog 中if-else语句嵌套太深引发的问题
cattao1989的博客
08-08 8595
在用verilog做设计时，经常会用到if-else语句，对于复杂逻辑采用该语句，经常嵌套很多if-else。if-else嵌套过深，会导致很多危害，其中之一就是两个D触发器之间的组合逻辑过多。导致时序的Tsu建立时间紧张。以下面的代码为例，我们看看过深的if-else，到底综合出了什么。 部分代码： 对于ModeSelect的条件判断，嵌套了4层if-else，我们看看综合出来了的东西。 综合RTL级： 分析： ModeSelect的D触发器输出后，直接是3个比较器，分别和0、1、2
verilog ieee 1364-2005 IEEE标准
01-13
5. **操作符和语句**：Verilog支持各种算术、逻辑、比较和位操作符，以及流程控制语句（如always、initial、if-else、case等），使得在设计中实现复杂的逻辑和时序控制成为可能。 6. **时序控制**：时序控制是...
使用Verilog-ASM建模常用的模型库
03-18
Verilog-ASM，全称是Verilog Assembly，是一种在Verilog HDL（硬件描述语言）基础上的低级门级建模方法，常用于系统级和门级仿真，特别是在设计验证和IP核验证中。它提供了更精细的控制，使得设计师能够更精确地描述...
verilog_IEEE官方标准手册-2005_IEEE_P1364.rar_ieee 2005_verilog 手册_veri
07-15
1. **语法和语义**：手册详细阐述了Verilog的语法结构，包括数据类型、运算符、赋值语句、控制结构（如if-else、case、always等）、进程（processes）和任务（tasks）。此外，它还解释了这些语句的语义，即它们在...
IEEE标准Verilog硬件描述语言1364-2005 IEEE Std 1364-2001 Verilog LRM
06-14
1. **基本语法**：Verilog提供了丰富的语句和结构，如赋值语句、条件语句（if-else）、循环语句（for, while）、事件控制（always块）等，使得设计者能够以编程的方式描述数字系统的行为。 2. **数据类型**：...
Verilog-A30分钟快速入门教程知识.pdf
02-13
* if 语句：与 Verilog 和 C 语言类似，用于条件判断。 * case 语句：与 Verilog 和 C 语言类似，用于多重选择。 * for 语句：与 Verilog 和 C 语言类似，用于循环。 * cross 语句：用于产生一个事件，例如 `@(cross...
技术分享！国产ARM + FPGA的SDIO通信开发介绍！
创龙，嵌入式一体化解决方案商
07-24 145
SDIO总线主要是为SDIO卡提供一个高速的I/O能力，并伴随着较低的功耗。支持SDIO的设备比如手机和相机不仅能支持SD卡，TF卡，随着SDIO硬件设备的扩充SDIO总线的外围能够支持更多的SDIO设备比如Bluetooth，WIFI，GPS，Camera sensor等，它们的识别过程跟SD卡类似，主要差别是在SD协议的基础上做了些扩展。执行如下命令，ARM通过SDIO总线写入随机数据至FPGA DRAM，然后读出数据、进行数据校验，同时打印SDIO总线读写速率和误码率，如下图所示。
FPGA开发——D触发器的设计
weixin_63553972的博客
07-24 694
在FPGA开发中完成对于D触发器的实现。
FPGA与ASIC：深入解析芯片设计的双子星
weixin_65793170的博客
07-23 909
在半导体世界里，FPGA（Field-Programmable Gate Array，现场可编程门阵列）与ASIC（Application-Specific Integrated Circuit，专用集成电路）是两种截然不同的芯片设计策略，各自在不同的应用领域发光发热。这里将深入了解一下，这两种技术的核心差异，探讨它们的设计流程，分析各自的优缺点，以及展望未来的发展趋势。
方案-基于云架构的校园信息化建设方案.pdf
最新发布
07-29
方案-基于云架构的校园信息化建设方案.pdf
Verilog-AMS 语言参考手册：模拟与混合信号扩展
9. **高级概念**：如过程（always块）、条件语句（if-else，case等）、循环（for，while等）和函数，使得设计和验证更加灵活。 10. **仿真与验证**：Verilog-AMS支持多种形式的仿真，包括行为仿真、混合信号仿真和...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值