xilinx FPGA jesd204b ADC篇(10):JESD204B IP核的AXI4-lite配置接口读写
用户在向IP核写入32bit的 s_axi_wdata时,同时要写入s_axi_wstrb,一般s_axi_wstrb置为全1即可,表明写入数据都是可用的。实现步骤可以分为3步:写地址、写数据以及写响应。该信号1bit位宽,表示此时写响应信号可用,在该标志位下,用户获取写响应信号,此信号由IP核提供,用户端接收。用户向IP核发送该信号,表明s_axi_wdata和s_axi_wstrb信号对于IP核都是可用的。用户向IP核发送1bit位宽的写地址可用信号,告诉IP核,用户端发送的12bit地址是有效的。
复制链接