xilinx FPGA jesd204b ADC篇(12):JESD204B ADC数据采集实现
也就是说每个采样数据最终传输的时候为20bit,而采样率为1GSPS,因此每路ADC数据的输出总数据量为20Gbps,如果用2条lanes传输的话,每条lane的速率必定为10Gbps)假定我们需要实现的是1GSPS的采样,很自然的LMK048**需要给ADC提供1GHz的时钟输入,另外对于实现subcalss 1来说,ADC的SYSREF是多少呢?取数之前,我们先要读取IP核寄存器的值,用来观察此时JESD204B链路的工作状态,正如前文介绍过的,主要观察0x004和0x038这两个寄存器的值即可。
复制链接