xilinx FPGA jesd204b ADC篇(11):JESD204B ADC硬件实现架构
系统中的每个设备都必须引入该信号,且该信号必须与设备时钟同源,用来确定设备内部帧时钟和多帧时钟的相位。JESD204B协议的应用层、数据链路层数据的处理均由帧时钟负责,帧时钟和多帧时钟是由外部输入的设备时钟在芯片内部产生的,对于某些应用,链路数据不仅以帧为格式,几个帧数据还能组成多帧数据,而多帧数据此时必须对齐于多帧时钟。每个芯片的设备时钟必须同源,且每个芯片内部的帧时钟和本地多帧时钟均由设备时钟产生,这些时钟之间的倍数关系均依赖于JESD204B的不同。子类1:多帧时钟周期必须是设备时钟周期的整数倍。
复制链接