XILINX FFT IP核选项卡配置总结

最新推荐文章于 2024-09-26 19:35:14 发布
最新推荐文章于 2024-09-26 19:35:14 发布
阅读量2.2k 收藏 24
点赞数 30
文章标签： fpga 信号处理 嵌入式硬件 fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/GUANG_GUZI/article/details/134774983
版权

XILINX FFT IP核详细配置

1. 配置选项

1.1基本结构配置

​ 第一页是基本结构配置，包括通道数和深度，全局时钟工作频率，数据吞吐量以及FFT架构的选择。

在这里插入图片描述
注：1.只有单通道可以选择流水线结构，多通道只能选择Radix-4，或者Radix-2架构。2.只有选择自动模式才可以选择数据吞吐量，在其他结构下数据吞吐量是与时钟频率相等的固定值。

Run Time Configurable Transform Length（过程可配置转换长度），勾选此选项，在运行过程中的每一帧前可以通过输入参数来改变长度等配置，需要在输入端口s_axis_config_tdata中修改，在配置完成后点击左侧Implementation Details选项卡即可看到，我们先来往下看。

​ 不同的结构的响应速度以及对应的资源占用：
（XILINX官方文档的这张图片太过模糊，为了让大伙看的更清楚，所以截取了网络图源，转载侵删）

在这里插入图片描述

1.2实现功能配置

​ 第二页是实现功能配置，主要针对输入输出数据格式以及控制和监测端口的选择。

在这里插入图片描述

  • Data Format 数据格式：可以选择Fixed Point（定点数），或者Floating Point（单精度浮点数）。注意，选则Floating Point，下面的Input Data Width位宽固定为32，对齐浮点数位宽，并且只接受IEEE-754单精度浮点格式。相位因子可选24或25。

  • Scaling Options 缩放选项：可以选择Block Floating Point（块浮点），该选项支持自动缩放，在保证输出不溢出的情况下充分利用位宽；或者Scaled（缩放），若选择该选项，则需要手动配置缩放因子，缩放因子的配置输入为s_axis_config_tdata端口，缩放级数根据不同的FFT点数会有所不同；以及Unscaled（不缩放）：字面意思，不缩放，在数据量较大的情况下不建议选择该选项。

    缩放因子配置：首先看左侧Implementation Details选项卡，根据规定的位宽来设置，位宽一定为偶数，因为每两位为一级缩放。每级可选0，1，2，3挡位的缩放，对应二进制为00，01，10，11，其实就是右移几位的意思。
    读者可根据实际需求自行选定缩放因子的大小，在实际应用场景中，缩放因子可以先尝试给定一个值，根据结果观察幅值大小是否合适或者是否溢出，在重新配置输入。
    更详细的介绍请参考官方文档。

  • Rounding Modes 舍入模式：提供Truncation（截断）以及Convergent Rounding（舍入）两种选项，前者直接将小数部分舍弃，后者会选择四舍五入。在输出结果较大的情况下，两者区别不大。

Precision Options 精度选项：可设置输入数据位宽和相位因子位宽，输入非8的倍数会自动扩展为8的倍数，并且在Fixed Point模式下，输入数据位宽与相位因子位宽相等。由s_axis_data_tdata接口输入，假设两者位宽都为16位，则MSB[31:16]为相位因子，LSB[15:0]为输入数据。

​ 相位因子即虚部。大多数情况下我们处理的数据都为实数，所以在高位补0即可。如果做IFFT或其他需要虚部的情况，则可将实部和虚部分别输入。

Control Signals 控制信号：可以选择是否需要时钟使能管脚以及复位管脚，前者时钟使能active high（高电平有效），后者复位active low（低电平有效）。

若使能复位管脚，最少保持两个时钟周期有效。

Output Ordering Options 结果输出顺序：可以选择Reversed Order（大端序）或者Natural Order（顺序）输出，默认为大端序输出。若选择Natural Order，会使得内部重新排序，消耗更多的资源以及转换时间，但一般情况下为了方便观看，都选择Natural Order。

Cyclic Prefix Insertion 插入循环前缀：取输出数据末尾的一段长度，插入完整输出的开头。并且不会破坏原本的数据（不是剪切而是复制粘贴），使用该功能可以实现将负频率搬移到正频率的前面。类似于matlab中fftshift功能。

​ 笔者个人理解，如果是为了寻找频率，则没有必要勾选；而若是为了观察正负频率完整波形，则可以勾选。另外看到有人说常用于OFDM中，但由于我不了解这些，所以在此不做过多介绍。附上数据手册中的介绍：

Cyclic prefix insertion takes a section of the output of the FFT and prefixes it to the beginning of the transform. The resultant output data consists of the cyclic prefix (a copy of the end of the output data) followed by the complete output data, all in natural order. Cyclic prefix insertion is only available when output ordering is Natural Order.

When cyclic prefix insertion is used, the length of the cyclic prefix can be set frame-by-frame without interrupting frame processing. The cyclic prefix length can be any number of samples from zero to one less than the point size. The cyclic prefix length is set by the CP_LEN field in the Configuration channel. For example, when N = 1024, the cyclic prefix length can be from 0 to 1023 samples, and a CP_LEN value of 0010010110 produces a cyclic prefix consisting of the last 150 samples of the output data.

The initial value and reset value of CP_LEN is 0 (no cyclic prefix). The core uses the log 2 (point size) MSBs of CP_LEN for the cyclic prefix length. So, when the point size decreases, the leftover LSBs are ignored. This effectively scales the cyclic prefix length with the point size, keeping them in approximately constant proportion. However, all bits of CP_LEN are programmed into the core and are used in later transforms if the point size increases.

Optional Output Fields 可选择的输出字段：

  • XK_INDEX：块RAM以及输出结果的索引。
  • OVFLO：溢出信号。

关于这两者，勾选之后在M_AXIS_DATA_TUSER端口进行输出，查看左侧Implementation Details选项卡，即可获得详细信息。

Throttle Scheme 节流方案：可选择Non Real Time（非实时）或者Real Time（实时）。

​ 在Non Real Time模式下，主机和从机均可通过主动修改握手信号为低电平而进入等待状态，并且在该状态下保持data信号稳定，即可恢复正常传输。而在Real Time模式下，会以牺牲数据传输的灵活性，而获得更高的处理速度。

The situation is different in Realtime mode, which is used to create a smaller and faster design at the expense of flexibility in loading and unloading data. When the core is configured to use Realtime mode, the following occurs:

  1. The TREADY signal on the Data Output channel ( m_axis_data_tready ) is removed

  2. The TREADY signal on the Status channel ( m_axis_status_tready ) is removed

  3. The TVALID signal on the Data Input channel is ignored when the loading of a frame has begun

​ 在Real Time模式下，FFT core作为主机结果输出的握手信号均被删除，而作为从机时valid信号为输入，无法删除，但也被core选择忽略。也就是说用户基本无法插入等待状态，从而控制暂停。
在这里插入图片描述
​ 上图的B点，用户拉低valid信号，试图插入两个周期的等待状态，但是core自动将之前的数据（D3）替换丢失的数据（D4），导致在C点用户传输最后一个数据时，core已经开始进行转换。手册中的提醒如下：

IMPORTANT: It is important that Realtime mode is only selected when the appropriate external masters and slaves can meet the timing requirements on supplying and consuming data.

​ 更详细的介绍请看XILINX官方文档，FFT IP核中Controlling the FFT Core部分的介绍：

https://docs.xilinx.com/r/en-US/pg109-xfft/Controlling-the-FFT-Core

1.3详细实现

​ 第三页包括存储方式，以及优化选项。

在这里插入图片描述

Block RAM 是FPGA内部专用的存储资源，而Distributed RAM是分布式RAM，是用CLB的逻辑资源复用为存储资源，会占用逻辑资源。

Menory Options 内存选项：

  • 对于突发I/O架构：数据长度不超过1024点则可以使用Distributed RAM或者Block RAM，若超过1024只能用Block RAM。
  • 对于流水线架构：默认选择Block RAM。stages层级一般选择默认。

数据和相位因子的Block RAM 层级没有特殊需求不需要修改。官方文档中提示：The default displayed on the IDE offers a good balance between both.

Reorder Buffer 重排序缓冲区：只有选择顺序输出时才可配置，用于重新排序缓存。同上，若想选择Distributed RAM，数据长度需小于1024点（流水线架构，并且选择Block Floating Point 下长度为2048点）。

When block floating-point is selected for the Pipelined Streaming I/O architecture, a RAM buffer is required for natural order and bit reversed order output data. In this case, the reorder buffer options remain available and distributed RAM can be selected for all point sizes below 2048.

Optimize Block RAM Count Using Hybrid Memories 混合存储器优化选项：当数据长度大于一个Block RAM，多余的部分会存入Distributed RAM中。

Optimize Options 优化选项：

  • Complex Multipliers 复杂乘法器：

    • Use CLB Logic ：全部使用逻辑资源来构造，适用于低性能要求的场景；
    • Use 3-multiplier structure ：基本乘法器使用DSP48资源，部分采用逻辑资源。在提高性能的同时兼顾片内逻辑资源，避免浪费；
    • Use 4-multiplier structure ：全部使用DSP48资源，适用于性能要求极高的场景。

  • Butterfly Arithmetic 蝶形运算单元：

    • Use CLB Logic ：同上，使用逻辑资源构造；

    • Use XtremeDSP slices ：强制使用DSP48资源完成运算单元构造。

优化选项大部分是对官方文档的翻译，并无多少个人使用经验在内，若需要更详细的介绍请查阅官方文档。

​ 对于优化选项，选择完成之后，在配置界面左侧，Implementation Details选项卡下，在Resource Estimates Group这一栏有对资源使用的总结，包括DSP48 Slices资源以及Block RAMs使用的资源。

在这里插入图片描述
​ 可能是笔者对于FFT IP核配置经验较少，对于不同的优化选项，实际完成时间并不会有太大差别，基本都在us量级。真正影响FFT计算速度的是前面的基本架构选择。在对资源紧张的使用场景下，才需考虑这些优化选项。对于普通的应用场景，若不想纠结于这些细微差别，保持默认即可。

2. 端口介绍

这一部分等测试完毕之后，有空的话会详细记录下来。

GUANG_GUZI
关注
赛灵思FFT的IP核——非实时模式 Non real time
weixin_44357071的博客
07-02 440
使用非实时模式配置如下。
Xilinx FFT IP核
05-13
Vivado Xilinx FFT 快速傅里叶变换IP核文档 详细介绍FFT9.0 IP核灾Vivado环境下的配置和使用 全英文 做通信实现相关的可以仔细读一读
探索高效信号处理：Xilinx FFT IP核详解
最新发布
gitblog_06699的博客
09-26 645
探索高效信号处理：Xilinx FFT IP核详解 【下载地址】VivadoXilinxFFT快速傅里叶变换IP核详解 本资源文件为《Vivado设计套件介绍：Xilinx FFT IP核详解》中文文档，详细介绍了Xilinx FFT IP核的使用方法和特性。该文档由作者自行整理，旨在帮助用户快速理解和使用Xilinx ...
Xilinx 的FFT IP核使用方法（配置为FFT 、IFFT两种模式）
QUACK_G的博客
11-29 5586
输出的正弦信号个周期占据8个160M的时钟，说明该正弦信号的频率为：160M/8=20M，与做FFT输入的信号相同，说明IFFT运算结果正确。当没有接收到一帧的最后一个数据而s_axis_data_tlast拉高时，这表明输入数据的长度与IP核预设的数据不匹配，输入数据长度小于预设的长度。当接收到一帧的最后一个数据而s_axis_data_tlast没有拉高时，这表明输入数据的长度与IP核预设的数据不匹配，输入数据长度大于预设的长度。这个信号允许你计算帧数，并在需要时将核心的配置同步到特定的帧。
Xilinx Vivado (FFT IP核)
FPGA小学生的博客
12-06 6085
1.傅里叶变换FFT 傅立叶变换是一种分析信号的方法，它可分析信号的成分，也可用这些成分合成信号。许多波形可作为信号的成分，比如正弦波、方波、锯齿波等，傅立叶变换用正弦波作为信号的成分。 通过FFT将时域信号转换到频域，从而对一些在时域上难以分析的信号在频域上进行处理。 其中，根据奈奎斯特采样定理，采样频率需大于信号频率的两倍； 1.N为FFT采样点数，代表对信号在频域的采样数； 2.采样频率Fs和采样点数N决定了信号的频域分辨力，即分辨力=Fs/N，即N越大，频域分辨力越好，反之频域分辨力越差。 2.Vi
Xilinx FFT IP核详解三
lit_sang的博客
01-18 2309
引言：我们在利用FFT IP核进行FPGA设计时，需要理解FFT相关的操作理论，比如FFT蝶形运算带来的位宽扩展、FFT实现资源与性能的权衡、如何实时更新FFT变换点数、缩放等相关配置及FFT操作时序等。本文我们就针对这些问题进行详细的介绍。
Vivado Xilinx FFT快速傅里叶变换IP核详解
05-13
自己阅读XILINX　FFT　IP核整理的中文文档 快速傅里叶变换v9.0 IP核指南 ——Vivado设计套件 介绍：Xilinx FFT IP核是一种计算DFT的有效方式。 特点：•前向变换（FFT）和反向变换（IFFT）在复数空间，并且可以在运行的同时进行选择配置 •变换点数范围：N=2^m，m=3~16 •数据精度范围：b_x=8~34 •相位精度范围：b_w=8~34 •算术处理方式：不放缩（全精度）定点 放缩定点 块浮点 •输入数据定点数类型和浮点数类型 •舍入或者截尾 •数据和相位存储:块RAM和分布式RAM •运行时可配置变换点数 •放缩定点时放缩方案在运行时可实时配置 •输出数据顺序：自然顺序和比特或字节反转顺序 •数字通信系统应用中插入CP选项 •四种传输方式：流水线 基四突发型 基二突发型 简化基二突发型 •输入输出都由AXI4-Stream协议控制 •丰富的状态接口（eventsignals） •可选择实时和非实时模式 •优化选项：复数乘法器模式 蝶形运算结构 •多通道同时进行变换运算：通道数范围1~12
yy.rar_XILINX FFT IP核_Xilinx fft_fft xilinx_fft xilinx core_xili
09-24
标题"yy.rar_XILINX FFT IP核_Xilinx fft_fft xilinx_fft xilinx core_xili"表明这是一个与Xilinx FFT IP核相关的资源包，可能包含了使用教程、配置文件或者示例代码等。"yy.rar"是压缩包的名称，暗示了内部内容可能...
Xilinx vivado FFT IP核v9.0官方手册 pg109
01-16
在这个章节，用户可以找到关于FFT IP核的配置选项，包括FFT长度、位宽、数据格式、并行度等。这些参数的设置直接影响着IP核的性能和资源占用。 在设计过程中，开发者需要根据实际应用需求选择合适的FFT长度。这不仅...
基于xilinx FPGA的 FFT IP使用例程说明文档（可动态配置FFT点数，可计算信号频率与幅度）
月隐博客
05-23 1682
本文用于讲解xilinx IP 的FFT ip examples的功能说明 本examples 是风中月隐编写的针对xilinx FFT IP的使用demo，通过仿真验证了以下功能： 1） 可动态配置FFT得点数； 2） 可出算出输入信号得频率； 3） 可计算出FFT得幅度峰值； 4） 验证了输入I/Q顺序对FFT输出结果得影响； 5） 验证了动态配置FFT点数得IP设置限制； 6） 验证了是否可连续输入数据； 7） 可看到FFT输出每个点的频率； 8） 推算了FFT IP输出结果与dB值的关系；
Xilinx FFT IP核的使用
Crazzy_M的博客
10-20 8582
说明：通过对比Matlab实践来运用Xilinx FFT IP核实现复数的FFT。 代码下载：Xilinx FFT IP核 Verilog代码实现 工程下载：FFT工程 文章目录一、Fast Fourier Transform IP核介绍二、FFT IP核的使用1、1KHz采样率、1024点FFT2、2.5GHz采样率、8192点FFT 一、Fast Fourier Transform IP核介绍 IP核主要端口介绍： 名称 方向 说明 aclk 输入 模块工作时钟，上升沿有效 ac
Xilinx FFT IP使用总结
weixin_39789553的博客
01-13 6259
Xilinx FFT IP使用总结一、概述二、FFT IP 配置过程1、步骤一：配置FFT 点数及工作模式2、步骤二：配置数据格式、输出数据顺序、循环前缀等信息3、步骤三：配置内部资源优化选项4、步骤四：查看生成了FFT信息，重点注意生成参数的格式三、FFT IP的test bench四、FFT结果及时序分析1、整体时序波形2、FFT输入数据时序波形3、FFT输出结果时序波形4、FFT输出结果分析1）FPGA计算结果2）matlab计算结果3）结果比对五、基2突发、基4突发、pipeline三种模式资源占用
Vivado FFT IP核配置：从入门到熟练
热门推荐
duanchangrenhit的专栏
11-17 1万+
参考博文 https://blog.csdn.net/qq_36375505/article/details/81742680 https://blog.csdn.net/u013215852/article/details/105345952/ https://blog.csdn.net/id_yqduan/article/details/108882080?utm_medium=distribute.pc_relevant_t0.none-task-blog-BlogCommendFromMach
Xilinx FFT IP核详解（三）
u013256756的博客
09-09 3227
我们在利用IP核进行FPGA设计时，需要理解FFT相关的操作理论，比如FFT蝶形运算带来的位宽扩展、FFT实现资源与性能的权衡、如何实时更新FFT变换点数、缩放等相关配置及FFT操作时序等。本文我们就针对这些问题进行详细的介绍。
Xilinx FFT IP核详解（二）
u013256756的博客
09-09 3007
配置通道（s_axis_config）接口是AXI通道，TDATA接口描述如表4所示。所有需要padded的字段如果未达到8bit边界，需要扩展到8bit边界。扩展的bit未可以为任意值，设计为常量值可以节省器件资源。表4、TDATA字段描述。
xilinx 的FFT IP核的使用手册及仿真结果，matlab仿真结果对比，适合初学者学习
weiyunguan8611的博客
08-24 7940
1、FFT的IP核的信号分析 clk：时钟信号，上升沿有效 start：FFT的启动信号，高电平有效。当此信号变高时，开始输入数据，随后直接进行FFT转换操作和数据输出。一个STATRT脉冲，允许对一帧进行FFT转换。如果每N个时钟有一个START脉冲或者START始终为高，则都可以连续进行FFT。如果在最初的START前还没有fwd_inv_we、scale_sch_we信号，则START变高以...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值