数逻临考总结

1.进制转化的时候算仔细

2.SOP只要写乘和或形式，Sum of minterm需要严格出现每个变量

3.SOP化POS：不断用x+yz=(x+y)(x+z)即可

4.卡诺图记不住顺序就看心情画，注意不要漏项。圈的时候先圈一个大的，然后从没圈的开始，不然容易重复圈

5.质蕴含项是最大的不被包括的子集，按照这个找。estional的是某个点只被其中一个包括的

6.如果已知次态方程和输出方程，先画state table,再画state diagram

如果已知的是状态的变化，先画state diagram在画state table

如果不同的输入到相同的次态和输出，就用X代表相同的位简化表示

次态表是三大列，分别是现态，次态，输出。次态中分两小列，为输出和次态。

7.如果3变量卡诺图，2*4，如果是4变量，4*4

8.卡诺图容易画错，得检查一下。

9.要读清题意，输入和输出到底有没有。另外不完整的输入需要补充上去。写次态方程的时候，写DA=...而不是A,别写反了。

10.时间冲突的点：上升沿之前不能马上变，否则违反ts,上升沿之后不能马上变，否则违反t hold,注意看到底是不是上升沿触发

11.电路最大的频率是最长的上升沿到下一个上升沿的延迟，就是ts+t hold +tpdff,传输延迟是从寄存器输出到寄存器输入的最大延迟

12.Fan in就是器件上输入的个数，Fan out就是输出的标准负载的个数

13.ROM:前一个是地址的个数，后一个是输出的位数。

ROM有输入，输出

地址K代表10，M代表20，256是8位。因此256*8就是输入8位，输出8位的ROM

想要扩展地址，只需要将地址的位数分成高位和低位，低位接在ROM上，高位先选择哪个ROM。

想要扩展输出，需要将相同的并排多画几个就行；输入和之前的一个接的是相同的。

比如4K*32的ROM需要几个256*8的ROM

4K=2^2*2^10=2^12:12位的地址，256是8位的地址

因此12位后8位接在ROM上，前面需要2^4个ROM给他选择。

输出扩展就是相同的乘4，因此是2^4*4=6422.

coincident decoding：行列译码

地址等于2的以地址线为幂数的值

ROM的容量为地址线数乘以输出，B是8位。

扩展地址，在原来的做为低位，高位为2的k次的k个选择的译码器，扩展完的是k+原来地址的位数。

电路设计

如果说了给什么元件，那就用什么元件，主要的有：

multiplexer:8选1多路复用器

输入：012345678：8个被选择的信号

S0,S1,S2:三个选择信号，选择对应的信号

输出Y:输出被选择的信号。

多路复用器可以将某几个变量做为选择，其他的变量组合后接在输入上。

decoder:解码器：

输入：A,B,C三个选择信号

输出：012345678，8个输出信号，只有一个为1.

解码器表示了变量的所有最小项，因此用最小项表示，再将最小项与起来即可。

加法器：

输入:A，B是加数，CI是进到该位的进位，加在结果上

输出：CO进位，C加法的结果。

减法器：B取反，然后CI变为1.

计数器CTR4：

输入4:

Count:Count为1时上升沿计数，低位接1,高位接在低位的进位上

clk:时序信号，都接在clk上

Load:load为1时加载D中的信号，低位和高位都接在一个由Q决定的与门上，达到一定的条件则重新计数

D:输入信号，初始状态

输出2:

Q：计数结果。

CO：进位信号，只有在16进制进位时才会用到

register

输入：

Load:加载控制

clk:时序信号

D:加载的信号

输出1：

Q：寄存器的值

D触发器

输入2：

D:输入的值

clk:时钟信号

输出1：

Q:输出的值

如果没有说，那么注意

1.先看是逻辑电路还是时序电路，逻辑电路列出真值表，时序电路列出状态表

2.卡诺图化简输出和次态方程

3.用触发器或者门设计电路。

4.看的AB+A'C这种，马上想到是选择器。

5.遇到AB+A'B'这种，马上想到是选择器选择B和B'，是可控非门即异或门（B加非）

6.怎么看一个状态有几位：看有几个状态，然后看2的几次可以表示完成。

7.次态方程中DA是接在锁存器D的状态,A是接在锁存器输出Q的状态。

8.寄存器操作：首先确定什么时候Load，之后用多路复用器确定输入什么接在输入上

9.简单的控制：如果想进行信号选择，又不能用多路复用器，那么就将需要的信号最小项与起来，结果和被选择的信号与起来。将多个这样的信号或起来。