DDR4的读写时序

已于 2024-05-19 02:57:23 修改
阅读量3k 收藏 39
点赞数 8
分类专栏： DDR SDRAM 文章标签： 硬件架构
于 2024-05-18 16:44:53 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_43628162/article/details/139024115
版权

DDR4结构

在这里插入图片描述

DDR4的地址操作

激活命令是打开一个存储块组中的一个存储块bank下的一行，用于接下来对该行的读写操作。下图是连续打开多个存储块bank的操作图，连续发出的激活命令ACT之间需要留有一定间隔时间tRRD，对于连续打开相同组的不同bank的行，时间会长一些。
在这里插入图片描述
此外，如果连续使用ACT命令打开了四个bank，打开下一个不同组的bank是，还会受到tFAW的约束。
在这里插入图片描述
如果在当前需要读写的地址所在的存储块bank已经被打开，这是分为两种情况，如果，要进行读写的地址正是在被打开的行上，那么可以直接进行读写操作，否则，需要发出预充电命令PRECHARGE，来关闭打开的行。对于发出PRECHARGE命令后，需要等待tRP时间后，才能对该bank进行激活操作ACT。

在DDR4中，还支持在读写操作完成后，自动对该行进行预充电来关闭该行

最低0.47元/天 解锁文章
DDR3读写时序
硬码农二毛哥的博客
03-14 6288
DDR接口时序比较复杂，想要完全搞懂需要下一番功夫。如果使用DDR3控制器IP控制DDR3，只需要熟悉DDR3读写时序就可以轻松控制DDR读写，下面分别对DDR接口信号和DDR读写时序进行介绍。
DDR4时序标准规范(二)
阿妹有点甜的博客
12-09 1万+
DDR4时序(二)
DDR4时序标准规范（一）
阿妹有点甜的博客
12-07 1万+
DDR4时序（一）
DDR阅读理解-CAS
最新发布
yojam的博客
02-06 833
CAS（Column Address Strobe）：最初指列地址选通信号，用于定位内存中的列地址。随着DDR协议演进，其含义逐渐分化为时序参数和信号引脚两类。
DDR4时序参数整理
数字IC那些事儿的博客
11-06 8343
tRAS (Active to Precharge Delay): 行选通到预充电的延迟时间，即行选通到下一次行选通开始之间的时间间隔。tRTP (Read to Precharge Delay): 读到预充电的延迟时间，即读操作完成到预充电开始之间的时间间隔。tRP (RAS Precharge Time): 行选通预充电时间，即行选通结束到下一次行选通开始之间的时间间隔。tRCD (RAS to CAS Delay): 行选通到列选通的延迟时间，即发出行地址到发出列地址的时间间隔。
DDR4 时序参数理解
让 我 康 康
03-23 6359
DDR4 SDRAM 时序参数理解
Tiny210(S5PV210) U-BOOT(八)----DDR工作时序与原理
南山一梦
10-23 3635
DDR SDRAM 全称为 Double Data Rate SDRAM，中文名为“双倍数据流 SDRAM”。DDR SDRAM 在原有的 SDRAM的基础上改进而来。下图是DDR和SDRAM的数据传输对比图 图上可以清楚的看到，DDR SDRAM可在一个时钟周期内传送两次数据，上升沿传一次，下降沿传一次。 1.DDR的基本原理 先来看一张DDR读操作时序图 从中可以发
FPGA DDR读写时序分析
qq_33276563的博客
08-23 5187
FPGA DDR读写 记录一个小白的FPGA学习之路 详细请参照官方文档ug586_7Series_MIS.pdf ==================================================================== 写操作： 当断言app_wdf_wren且app_wdf_rdy为高时，写入数据在write fifo中。 官方文档中给出的仿真结果： 示例工...
DDR3读写时序分析
10-09
对DDR3的User Interface的Command时序以及读写时序进行了详细分析
DDR2 读写时序
05-08
DDR2内存主要应用于PC、服务器和各种嵌入式系统中，对于进行DDR2内存开发的工程师来说，理解其读写时序是至关重要的。 DDR2内存的读写时序主要包括以下几个关键步骤： 1. **预充电**（Precharge）：在开始新的数据...
基于Xilinx FPGA的多通道DDR4读写控制模块（包含整个工程）
04-08
在本项目中，我们主要探讨的是如何在Xilinx FPGA中设计并实现一个基于AXI接口的多通道DDR4读写控制模块。这个工程的核心目标是创建一个能够支持四个独立读写通道的控制器，且通道数量可以通过参数进行配置，以适应...
DDR_SDRAM读写时序
12-15
DDR_SDRAM读写时序。。。。。。。。
DDR4 MIG IP读写测试
08-10
在“DDR4 MIG IP读写测试”中，我们将深入探讨如何在Xilinx KU系列FPGA上配置和验证DDR4内存控制器，以及如何进行读写操作。 DDR4内存相较于DDR3，其数据传输速率更快，功耗更低，同时提供了更高的带宽和容量。在...
FPGA MPSoC_XCZU2CG驱动DDR4读写数据（Vivado Design Suite和Verilog HDL实现）
04-25
5. **DDR4读写驱动程序**：在FPGA中，驱动程序通常是指用于控制硬件接口的逻辑模块。对于DDR4，这包括控制地址、命令、数据总线，以及管理读写事务的时序。Verilog代码将定义这些接口，并通过时钟和其他控制信号与...
DDR（三）DDR工作时序与原理
热门推荐
跬步千里，窥叶知秋
11-07 1万+
DDR SDRAM 全称为 Double Data Rate SDRAM，中文名为“双倍数据流 SDRAM”。DDR SDRAM 在原有的 SDRAM的基础上改进而来。下图是DDR和SDRAM的数据传输对比图 图上可以清楚的看到，DDR SDRAM可在一个时钟周期内传送两次数据，上升沿传一次，下降沿传一次。 1.DDR的基本原理 先来看一张DDR读操作时序图 从中可以发现它多了两个信号：C...
DDR4读写测试（二）：基本读写测试
neufeifatonju的博客
10-15 8548
上次基本讲了怎么配置MIG的IP，这次继续翻译手册PG150，根据其提供用户端的app接口的读写模式，针对每种模式进行最基本的读写测试。 MIG核用户app接口信号定义 写RTL前需要了解些什么？ 还需了解什么？知道个app接口定义不就好了？？？？ 但似乎在（一）：MIG IP核配置中并未提地址的事情，所以本文再探讨下地址的问题。 我们知道，一个RAM中一个地址对应存储一个数据。但是问题来了，在KCU116评估板上有两颗DDR4的颗粒，都是256Mb*16的，也就是总容量为256Mb*16*2=
DDR时序
快跑Bug来啦！
10-13 5336
移植ddr时读到的ddr工作原理和时序分析，来自哔哩哔哩，原视频讲的很棒现在整理为文字。
pcie读写ddr_DDR4读写测试（一）：MIG IP核配置
weixin_39604189的博客
12-23 3639
上回学习了万兆接口，下回打算学习PCIe接口，但如果要是做个加速的玩意儿的话，好像还缺个存东西的地方，那就拿DDR存东西吧。刚好最近学习了Xilinx家的DDR4控制器IP核，所以来知乎上简单分享一下如何使用这个MIG IP核，按照惯例还是翻译手册，好像又开了个新坑( ﹁ ﹁ ) 。本系列将分为：MIG IP核配置、连续读写测试、一些问题的解决等等......本次读写测试中采用：FPGA硬件平台为...
DDR4 SDRAM - Understanding Timing Parameters
weixin_42238387的博客
10-19 2555
引言 Introduction 在 DDR 标准中有很多很多时序参数（timing parameter），但当你真的和 DDR4 打交道时，会发现经常访问或者读到的参数也就那么几个，它们相比剩下的参数要常用许多。所以，本文将基于具体的 DDR 命令，讨论那些经常用到的参数。 这些命令真的很容易忘记，一段时间不怎么用到后，记忆就会马上模糊。本系列的另一篇文章：Timing Parameter Cheat Sheet，可以用作具体时序参数的快速查找手册。 Note：本文所用到的图片都来自于 JEDEC D
DDR2内存读写时序详解及开发注意事项
在进行DDR2开发时，需要特别注意其读写时序问题，因为这对于确保数据的准确传输至关重要。 DDR2内存的特点包括： 1. 工作频率高：DDR2的工作频率通常高于DDR内存，可以达到400MHz至1066MHz。 2. 双倍数据速率： ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值