- 博客(117)
- 收藏
- 关注
RSS订阅原创 硅酸盐玻璃反应离子刻蚀在光学微系统的应用前景
然而，未来的研究活动仍然存在许多挑战和潜力，特别是对复杂硅酸盐材料（玻璃、玻璃陶瓷）的基于知识的蚀刻，这是光学微系统特别感兴趣的。尽管到目前为止所取得的许多结果仍然是通过基于经验的合适处理参数的优化获得的，但是在许多情况下，对等离子体和硅酸盐基底相互作用期间的基本化学和物理过程的理解仍然是不完整的。这些离子为化学表面反应提供了额外的动能。此外，聚合物可以在基于氧气并结合其他气体（如果需要）的反应性等离子体中蚀刻提供了显著的优点，因为等离子体蚀刻不一定需要高的处理温度，而各个蚀刻物质的能量可能非常高。
2024-04-28 15:35:48
509
原创 通信——通过表面电荷操纵控制锗的蚀刻
基于氢氧化钠的溶液含有溶解在去离子水和30% H2O2的体积比为2∶1的混合物中的浓度为2 N的NaOH。在蚀刻过程中更新的CVs的可用性具有提供蚀刻过程的增强监控的额外优势。通过循环施加的偏压对EDL形成的周期性破坏维持了较高的蚀刻电流和提高的蚀刻速率。11 mA的起始电流在实验的前1500秒内下降，并达到约4.7 mA的稳定电流（参见图1的插图）。在25℃下，在1800 rpm的连续搅拌下，在前述定制的电解蚀刻池2中进行H2O2和KOH基溶液的蚀刻实验。记录的电流在静态和间歇蚀刻实验期间，绘制在图3。
2024-04-25 10:35:26
801
原创 半导体湿法清洗工艺
使用比例范围在1:1至1:4之间的硫酸和过氧化氢，其中将硅晶片浸入这种溶液中约十分钟，同时将温度条件保持在一百到一百五十摄氏度之间。下一步是将晶圆浸入按1:10比例混合的盐酸和水的溶液中，该过程持续一分钟。RCA 清洗工艺的目的是氧化硅，在晶圆表面形成一层薄薄的氧化层，以保护晶圆。，所使用的机器和设备也必须进行清洗。湿法硅片清洗方法是最常用的硅片清洗方法。湿法清洗是最流行的硅片清洗方法。适当的清洁工艺将确保半导体的良好清洁和尺寸减小。随着技术的不断变化和器件尺寸的不断缩小，清洁过程变得越来越复杂。
2024-04-09 12:31:08
273
原创 RCA关键清洗流程
SC-1溶液旨在去除硅、氧化物和石英表面的有机污染物，这些污染物会受到氢氧化铵的溶剂化作用和碱性氢的强大氧化作用的侵蚀过氧化物。SC-2溶液旨在溶解并去除硅表面的碱残留物和任何残留的微量金属，例如Au和Ag，以及金属氢氧化物，包括Al(OH)3、Fe(OH)3、Mg(OH)2和Zn(OH)2。由于半导体表面的较高灵敏度和器件的纳米尺寸特点，在氧化等热处理之前，在蚀刻图像化之后，在离子注入之后，以及在薄膜沉积前后，有效地清洁硅片的技术至关重要。大约30%的步骤是清洁操作，这表明了清洁和表面处理的重要性。
2024-04-07 14:40:04
577
原创 高密度集成可伸缩无机薄膜晶体管
在电介质蚀刻后，Mo (20 nm)/Al (100 nm)/Mo (30 nm) 金属层被溅射并图案化为 SD 触点、额外的顶栅和测量焊盘，采用与底栅相同的蚀刻剂进行湿法蚀刻图案化。由于这一缺点，它们大多被放置在不可拉伸的部件上，以避免机械应变，加重连接这些刚性部件的可变形互连与整个系统的应变。在这项研究中，我们展示了氧化物薄膜晶体管的高密度集成具有优异的性能和可靠性，通过将器件直接嵌入可拉伸的蛇形弦中，以克服这种权衡。因此，我们在ITO溅射过程中引入氧气，以减少沉积膜中氧空位的形成。
2024-04-02 17:26:26
650
原创 一种无模板、更环保的玻璃微纹理方法
第二，较高的酸浓度，较高的处理温度和时间通常有利于更快的纹理过程。在本文中，我们还提供了一个合理的玻璃纹理机制，它包括三个阶段：初始均匀浸出层的形成、周向浸出和纹理，以及饱和雾霾和最大粗糙度的稳态。例如，随着fxed浸出时间的延长，延长的抛光时间会产生更浅和更大的特征和更低的高宽比（通过比较图5b中相同行的模型生成的表面）。有趣的是，类似的特征长宽比（Ra/Rsm）在这个模型通过保持恒定的浸出时间和抛光时间的比例（例如模型生成的表面从上lef右下对角，在图5b），但这只是由于特定的不同浸出和抛光参数选择。
2024-04-01 12:49:12
561
原创 玻璃在氢氟酸中的湿化学腐蚀综述
硅基薄膜是另一种众所周知的高频惰性材料，它与玻璃基板具有良好的附着力，更重要的是，硅基材料的表面是疏水的，这高度防止了高频蚀刻过程中表面针孔的形成和凹痕效应。从表面的蚀刻来看，这些表面不如机械抛光的表面光滑，这意味着可以将地面表面转化为光学透明的表面，如图1 (b).所示。将光滑的表面转化为光学光捕获形态是可能的。因此，降低在工作中使用的蚀刻剂的质量，并开发应用于太阳能电池器件的方法是非常重要的。在蚀刻前使用周期性图案硬掩模(a)的玻璃蚀刻步骤，(b)蚀刻1、(c)蚀刻2、(d)蚀刻3和(e)蚀刻4。
2024-03-29 10:23:27
834
原创 湿法化学刻蚀技术与干法刻蚀技术
干法蚀刻技术包括以下常用方法（蚀刻过程是通过化学蚀刻，物理蚀刻还是括号中所述的组合进行）：各向同性径向蚀刻（化学）、反应离子蚀刻（化学/物理）、溅射蚀刻（物理）、离子铣削（物理）、离子束辅助蚀刻（物理）、反应离子束蚀刻（化学/物理）、所有干法蚀刻技术都是在真空条件下进行的，压力在一定程度上决定了蚀刻现象的性质。在等离子蚀刻过程中，许多物理现象正在起作用。在半导体器件的制造中，蚀刻是指将选择性地从衬底上的薄膜中去除材料的技术（在其表面上有或没有先有结构），并通过这种去除在衬底上形成该材料的图案。
2024-03-29 09:15:57
1037
原创 半导体湿法技术有什么优势
在 40% NH4F和49% HF（比率 10:1）的混合物中，热氧化物的蚀刻速率为 50 nm/min。然而，对于小结构，不能使用湿法蚀刻，因为它的各向同性特性会导致掩模膜的横向蚀刻。铝可以在 60 °C 下用硝酸和磷酸的混合物蚀刻，钛可以用氨水 (NH4OH)、过氧化氢(H2O2) 和水（比例为 1:3:5）的混合物蚀刻). 因为这种混合物也会腐蚀硅，所以它的寿命很短。蚀刻速率，换句话说，每次磨损，必须是众所周知的，以确保可重复的过程。精确的回火是必不可少的，因为蚀刻速率会随着温度的升高而增加。
2024-03-12 10:45:55
318
原创 针对紫外/臭氧表面处理增加了SU-8光刻胶聚合物的亲水性的研究
UVO前的SU-8表面是均匀的，峰谷粗糙度为1.7 nm，均方根粗糙度为0.121 nm。图2为UVO处理5 min前后，然后在120℃下硬焙处理3h 下，通过SU-8薄膜的根均方（RMS）粗糙度分析得到的 AFM图像和相应的高度轮廓。SU-8由于其优秀的光学特性（360nm以上的透明度，相对较低的折射率），使其成为光波导和无标记生物传感器发展的理想材料。图1：三种不同硬焙条件下制备的SU-8薄膜的wCA随UVO暴露时间的增加而变化，每个数据点对应于5个wCA测量值的平均值。
2024-03-11 12:55:48
338
原创 通过X射线光刻在指尖大小的芯片中产生高精度微光学元件的晶圆级制造
当使用基于膜的单一X射线掩模时，光刻胶曝光部分的聚合物链被破坏或交联，从而使曝光变得相当简单直接，如图2所示。首先，通过专门定义的固定装置将衬底和掩模牢固地固定在微控制器顶部的样品台上，使用另一个夹具将第二个掩模放置在掩模和基板组件的顶部。使用X射线光刻制作的典型高纵横比结构，对膜的粗糙度或沉积在X射线掩模中作为吸收剂的晶粒尺寸并不太敏感，因为除了功能结构之外的光致抗蚀剂已经被完全蚀刻掉。总之，英思特已经开发出一种用于以可扩展的方式对光学质量的三维微组件进行微加工，从而满足工业应用的需要的方法。
2024-02-28 15:40:01
556
原创 锗化硅（SiGe）和硅（Si）之间的各向同性和选择性蚀刻机制
该工艺在减压化学气相沉积设备中进行，其用于表征各向同性蚀刻的样品是由多层Si和SiGe层组成的。我们通过光学光刻连接0.4微米厚的光刻胶层，然后使用各向异性蚀刻工艺转移多层中的图案，从而使掩埋的Si和SiGe层可接触到蚀刻物质。它已经有可能获得高选择性和250nm/min的蚀刻速率，可以兼容基于SON技术的先进器件的尺寸和对小32nm的技术节点的要求。这种蚀刻是基于四氟化碳/N2/O2的气体混合物中的过程，其特征具有选择性，即Si隧道深度与SiGe层消耗之间的比值（图1）。
2024-02-21 16:45:49
314
原创 异质结太阳能电池中氢化本征非晶硅的设计
光学分析表明，通过用更透明的n型结晶氢化氧化硅(nc-SiOx:H)层替换掺杂的a-Si:H 层，可以进一步减少寄生吸收。在硅异质结太阳能电池（SHJ）中，pn结由两种不同形貌的硅形成，即一种是n型晶体硅（c-Si），另一种是p掺杂（III族）元素掺杂）非晶硅（a-Si）。此外，使用等离子体增强化学气相沉积(PECVD)工具分别在晶圆的两侧制造本征和掺杂a-Si:H的双层。SHJ的高性能是由薄的氢化非晶硅(a-Si:H)缓冲层提供的卓越表面钝化驱动的，该缓冲层将主体与高度重组的金属触点分开。
2024-02-17 11:18:32
395
原创 硅双通道光纤低温等离子体蚀刻控制与SiGe表面成分调制
英思特提出了几个原因来解释Si上的选择性SiGe蚀刻：1、可能是由于Si-Ge (3.12 eV)和Ge-Ge (2.84 eV)的键合能低于Si-Si (3.25 eV)，2、可能是由选择性去除高应变层以稳定系统引起的，因为在Si上外延生长的SiGe由于晶格失配而发生应变。在亚纳米工艺中，SiGe有望用于p-FET沟道，而Si仍然作为n-FET的沟道材料，就双沟道结构的各向异性干法刻蚀而言，需要同时刻蚀Si和SiGe。然而，不仅通过卤素化学，而且通过物理溅射，导致SiGe蚀刻速率比Si快。
2024-01-15 10:24:25
381
原创 硅的选择性蚀刻
图1显示了压力和CF4流速对硅和锗蚀刻速率的影响。Si和Ge的蚀刻速率很大程度上取决于氟自由基的流量以及表面上的碳自由基的流量，氟自由基与表面反应产生挥发性蚀刻产物(SiF4和GeF4 ),而CxHyFz(g)自由基与表面反应并形成表面结合的*CxHyFz。英思特研究表明选择性是由于H2/CF4/Ar等离子体在Si和Ge或Si0.5Ge0.5上形成的约2 ML厚的CxHyFz层，其对蚀刻的不同抑制性导致的。相反，碳膜对硅和硅锗有不同的影响，它在抑制SiGe的蚀刻方面是很有效的，但在Si上却是无效的。
2024-01-10 10:41:34
377
原创 Si/SiGe多层堆叠的干法蚀刻
SiGe的蚀刻速率是Ge含量的函数，并随着Ge含量的增加而增加。在定义Si/SiGe中的不同器件时，反应离子刻蚀法（RIE）在图案转移过程中起着重要的作用。此外，SiCln的较高挥发性（与GeCln相比）应该会导致该化合物更快的去除，并导致表面轻微的Ge富集。此外，在完成RIE过程后或在AES测量之前的空气接触期间，高活性的SiGe表面氧化也会导致薄氧化物层下的Ge富集。英思特研究表明这种富集一些可能的原因有：与纯硅的测量速率相比，SiGe合金中Ge的存在显著增加了Si原子的挥发速率。
2023-12-28 10:40:02
426
原创 下一代晶体管有何不同
一旦纳米片柱被定义，高选择性各向同性蚀刻就会创建内部间隔凹陷，这个间隔物定义了栅极长度和结重叠，这两者都是关键的晶体管参数，有助于定义器件电阻和电容之间的权衡。即使SiGe层不是成品器件的一部分，但它们的锗浓度仍然是一个重要的工艺变量，增加锗的量会增加SiGe晶格常数，这反过来又会增加硅层中的晶格应变，从而引入缺陷。相对于FinFET，纳米片晶体管通过在相同的电路占位面积中增加沟道宽度来提供更多的驱动电流（图1），其环栅设计改善了通道控制并较大限度地减少了短通道效应。
2023-12-26 15:14:21
396
原创 使用压力传感器优化半导体制造工艺
半导体制造要求精度，而空调或其他设备的噪音、建筑物振动等外部因素会严重影响压力传感器的精度。如今，半导体制造工艺快速发展，每一代新技术都在减小集成电路(IC)上各层特征的间距和尺寸。晶圆上高密度的电路需要更高的精度以及高度脆弱的先进制造工艺。晶圆上电路密度的增加对压力测量技术提出了较高的要求，以确保高质量的工艺。英思特的专业压力传感器技术为半导体设备提供各种优势，例如卓越的长期稳定性、更高的精度、先进的数字滤波和多范围技术。多量程使一个传感器能够在不降低性能的情况下进行调整，以满足各种制造工艺的压力需求。
2023-12-25 14:49:38
735
原创 300毫米芯片的设备需求日益飙升
传统上，300毫米设备的交货时间为三到六个月，而特定系统的交货时间更长。在晶圆厂制造芯片很复杂。一般来说，要制造芯片，第一步是在硅片上沉积一层二氧化硅，然后再沉积一层氮化物。这就是EUV的用武之地，EUV 简化了流程，使芯片制造商能够在7nm及更远的节点上对困难的功能进行图案化。多年来，芯片制造商使用基于光学的光刻系统来对芯片上的特征进行图案化。一旦生产出硅晶圆，它们就会被运往芯片制造商，然后由芯片制造商在晶圆厂将这些晶圆加工成芯片。当今先进的晶圆厂是300mm设施，用于加工7nm和5nm的芯片。
2023-12-20 13:30:56
366
原创 低腐蚀性蚀刻浴中溶解的铝如何影响酸蚀表面
结果表明主要差异似乎出现在样品A和C之间，其中样品A表现出更尖锐的峰，这是由于在低碱中的处理时间更短，从而降低了均匀的表面拓扑结构。由于低碱步骤中的时间延长，样品C显示出较高的表面粗糙度，以及较高点和较低点的差异，从而导致表面缺陷重新出现并限制了酸蚀刻工艺的掩蔽效果。目前，酸蚀刻工艺已经被开发出来，从而可以创建一个平坦的表面来掩盖这些表面缺陷，但是，从表面去除氟化铝残留物所必需的后处理碱步骤（称为“低碱”步骤）也可能导致优先蚀刻，并且由于缺乏溶解的铝以抑制腐蚀剂的侵蚀性，因此需要重新铺设。
2023-12-18 17:10:11
352
原创 电感耦合等离子刻蚀
如图2所示，与Al0.85Ga0.15N和AlN相比，Al0.71Ga0.29N对偏压功率表面粗糙度的响应显示出不同的趋势，其类似于图1中显示出的不同趋势的蚀刻速率。英思特实验发现，当保持压力、ICP功率和总气体流量不变时，Al0.71Ga0.29N的蚀刻速率在高达100 W的偏压功率下呈现线性趋势，而Al0.85Ga0.15N和AlN都呈现接近饱和的非线性蚀刻速率。英思特详细说明了AlGaN的Al组成的微小变化的影响，并显示了与AlN相比，相对于偏置功率的蚀刻速率的显著变化。
2023-12-15 14:27:56
346
原创 针对氧气（O2）和三氯化硼（BCl3）等离子体进行原子层蚀刻的研究
与使用O2等离子体和HCl溶液的传统数字蚀刻工艺相比，使用O2和BCl3等离子体的ALE导致肖特基二极管的更好的电特性，以及更高的PL强度、增加的N/(Al + Ga)比和更平滑的蚀刻表面。此外，ALE技术表现出优异的自限制特性，并确保蚀刻深度和循环次数之间的高线性。尽管传统的等离子体蚀刻方法，例如反应离子蚀刻(RIE)和电感耦合等离子体(ICP)-RIE，但涉及(Al)GaN的O2等离子体氧化结合基于HCl:H2O溶液的氧化物去除的数字蚀刻工艺由于相关的低蚀刻损伤和容易控制凹陷深度而受到相当大的关注。
2023-12-13 09:48:34
1061
原创 基于深氮化镓蚀刻的微米尺寸光子器件的研制
外延层结构由2μm厚的未掺杂GaN、1μm厚的n-GaN、10个周期的10nm厚的GaN/3nm厚的InGaN MQW和100nm厚的p-GaN组成(如图1所示)。为了分析二氧化硅掩模的较大耐久性和韧性，我们应用了深蚀刻工艺（图2），对于大于20×20m2的台面尺寸，蚀刻台面的质量是令人满意的，但是对于小于该尺寸的台面，获得的质量有限。在光子器件的实际环境中，GaN蚀刻的要求固定在几百纳米的数量级，而这与垂直功率器件的预期完全不同，GaN的深度蚀刻目前需要用于新的应用。
2023-12-11 15:00:01
922
原创 在湿台工艺中使用RCA清洗技术
RCA清洗技术能有效去除硅晶圆表面的有机和无机污染物，是一项标准的晶圆清洗工艺。湿式工作台使用的材料需要能够耐受使用RCA清洗过程中使用的化学品，这样可以确保设备不受清洁溶液的影响，从而实现不间断的过程和更长的使用寿命。湿式工作台需要具有先进的过程控制自动化功能，对温度、清洁时间和清洁溶液浓度等过程变量进行高精度控制，这样可以确保RCA的清洁效果，同时也节省时间并避免了人为错误。半导体制造中对细致且一致的晶圆清洁的需求至关重要，RCA清洁方法与兆声波清洁相结合，为确保晶圆的清洁度提供了有效的解决方案。
2023-12-07 13:21:24
399
原创 半导体湿法清洗工艺
使用比例范围在1:1至1:4之间的硫酸和过氧化氢，其中将硅晶片浸入这种溶液中约十分钟，同时将温度条件保持在一百到一百五十摄氏度之间。下一步是将晶圆浸入按1:10比例混合的盐酸和水的溶液中，该过程持续一分钟。RCA 清洗工艺的目的是氧化硅，在晶圆表面形成一层薄薄的氧化层，以保护晶圆。适当的清洁工艺将确保半导体的良好清洁和尺寸减小。随着技术的不断变化和器件尺寸的不断缩小，清洁过程变得越来越复杂。每次清洗不仅要对晶圆进行清洗，所使用的机器和设备也必须进行清洗。湿法硅片清洗方法是最常用的硅片清洗方法。
2023-12-06 17:17:09
422
原创 基于电感耦合反应离子刻蚀的氮化镓干蚀研究
在蚀刻过程中，Ar流速保持在25sccm，并且可以观察到，在Cl2为10 sccm时，表面粗糙度具有较低值0.2nm，并且随着Cl2流速的增加没有大的变化。在5毫托的室压、300W的ICP源功率和10sccm Cl2/25sccm Ar的相同气体混合物下，n-GaN和p-GaN蚀刻速率和rms粗糙度作为偏压功率的函数如图2所示。由于它们优异的化学和热稳定性，在没有其它辅助的情况下，在GaN和InGaN基材料上的湿法蚀刻是困难的，并且导致低的蚀刻速率和各向同性的蚀刻轮廓。图1：激光器结构示意图。
2023-12-05 13:59:29
331
原创 不同氮化镓蚀刻技术的比较
我们通过数字化的方式完成了实验，并且没有使用可以明显提高化学反应速率的紫外线光源，因此，基本上我们有意降低GaN蚀刻速率，以实现更好的表面粗糙度控制。目前英思特已经尝试了许多GaN蚀刻方法，大部分GaN刻蚀是通过等离子体刻蚀来完成的，等离子体刻蚀的缺点是容易产生离子诱导损伤，难以获得光滑的刻蚀侧壁。所有的GaN膜通过LED掩模图案化，然后使用电子束沉积在GaN膜上沉积200 nm的Ni层，在Ni剥离之后，图案化的GaN膜留下Ni和GaN膜。GaN二元蚀刻前后的GaN表面的AFM图像如图2所示。
2023-12-01 17:02:02
391
原创 在氮化镓和AlGaN上的湿式数字蚀刻
尖端宽度从30nm到70nm变化的GaN (A)和AlGaN (C1和C2)的垂直尖端，通过以30-40nm厚的Ni作为硬掩模，基于Cl2/BCl3的电感耦合等离子体反应离子蚀刻(ICP-RIE)形成。加热的四甲基氢氧化铵(TMAH)和KOH3处理的取向相关蚀刻已经被用于去除III族氮化物材料中干法蚀刻引起的损伤，并缩小垂直结构。在尖端收缩实验中，AlGaN尖端具有高Al比的AlGaN比GaN尖端收缩得更快，而高Al比的AlGaN沿c轴的蚀刻速率比低Al比的AlGaN慢。图1：不同薄膜的外延结构。
2023-11-30 09:01:09
888
原创 关于铝镓氮（AlGaN）上p-GaN的高选择性、低损伤蚀刻
一种是p-GaN (80nm)/Al0.25Ga0.75N(15nm)/无意掺杂的GaN(300nm)/缓冲层(4.2μm)/Si(1mm)，另一种是Al0.25Ga0.75N(15nm)/无意掺杂的GaN (300nm)/缓冲层(4.2μm)/Si(1mm)。另一方面，未蚀刻的Mg掺杂p-GaN层可以形成导致断态泄漏的导电沟道。我们通过精确控制p-GaN层的蚀刻深度，同时对底层AlGaN势垒造成较小蚀刻损伤，对于恢复接入区域中的高密度电子是必要的，这是p-GaN栅极HEMT制造中较关键的工艺。
2023-11-27 10:39:23
1105
原创 氮化镓的晶体学湿式化学蚀刻法
我们通过在160℃以上的H3PO4、180℃以上的熔融KOH、以及135℃以上溶解在乙二醇中的KOH中进行蚀刻，形成了具有对应于各种GaN晶面的刻面的蚀坑。晶体蚀刻工艺中的两个蚀刻步骤中的第一个用于建立蚀刻深度，并且它可以通过几种常见的处理方法来执行。对于我们的第一步，我们使用了几种不同的处理方法，包括在氯基等离子体中的反应离子蚀刻，在KOH溶液中的PEC蚀刻。有趣的是，在相同的温度下，溶解在乙二醇中的KOH的蚀刻速率高于摩尔数为10的KOH的蚀刻速率。我们相信这是由于蚀刻产物在乙二醇中的高溶解度导致的。
2023-11-24 14:09:12
399
原创 Si(111)衬底上脉冲激光沉积AlN外延薄膜的界面反应控制及其机理
图2显示了在750℃下Si衬底上生长的AlN薄膜的照片，显示了在不同生长温度下生长的 AlN 薄膜的RHEED图案。在外延生长之前，脱气后的Si(111)衬底在850℃下进行60分钟的退火，以去除残留的表面污染物，并为后续沉积获得原子级平坦的Si(111)表面。我们研究发现，高温生长过程中形成非晶SiAlN界面层，这是由于高温生长过程中烧蚀AlN靶材时，衬底扩散的Si原子与脉冲激光产生的AlN等离子体之间发生了严重的界面反应所致。图1：通过PLD在Si（111）衬底上的AlN薄膜的外延生长示意图。
2023-11-23 15:12:20
54
原创 溅射沉积镍薄膜的微观结构和应力演化
一般来说，在较高的压力下，应力对压力的依赖性变小。增加沉积压力会降低粒子的到达能量，到达动能的减少会导致更大的拉伸应力。在薄膜沉积的情况下，微结构特征，例如颗粒尺寸和它们的颗粒形态，在沉积技术之间和沉积技术内部可以有很大的不同，导致上述物理响应的变化，即使对于相同的材料也是如此。相比之下，在0.67 Pa和1.33 Pa下沉积的薄膜保持了窄的纳米晶粒尺寸结构，但是晶界之间的不完全致密化通过裂缝明显。当分离的区域朝向彼此“拉伸”以消除自由表面和相关的表面能损失时，这种晶粒间的间隙为拉伸应力的产生创造了条件。
2023-11-22 10:17:46
67
原创 薄膜和涂层中应力产生和松弛的机理
薄膜和涂层中产生的应力可由外部因素引起，如热效应或机械效应(外部应力)，以及在薄膜生长过程中发生的结构和相组成的演变(内部或生长应力)。因此，本文的重点是比较金属薄膜和陶瓷涂层在内应力和外应力作用下的失效机理，以揭示它们的共性和理解影响薄膜结构可靠性的因素。内应力引起的薄膜和涂层的失效模式是由它们的强度和界面剪切强度之间的相关性决定的。根据沉积的材料和沉积参数，薄膜和涂层中产生的内应力可以是拉伸的或压缩的。如同内在拉伸应力的松弛一样，承受单轴拉伸的薄膜和涂层的失效是通过边缘分层或形成横向裂纹的方式发生的。
2023-11-20 09:39:33
132
原创 喜讯 客户工艺线顺利通线
江苏英思特半导体科技有限公司，位于风景秀丽的长寿之乡---江苏省如皋市，我司长期致力于半导体等行业干湿制程设备、自动供/排液系统、甩干机等设备的设计、生产、销售及相关设备的优化升级，是江苏具有权威的湿法制程整体解决方案供应商企业。英思特，作为一家在湿法制程设备业界享有盛誉的公司，不仅致力于为客户提供卓越的产品和服务，还积极寻求和建立与各类优秀企业、高校的战略合作伙伴关系。这次CiMEMS工艺线上，随处可见我们的身影，全自动RCA清洗机、有机清洗设备、酸碱清洗设备、有机去胶机、显影通风橱、匀胶通风橱等。
2023-11-17 12:59:08
87
原创 悬浮波导SiO2薄膜的应力和折射率控制
10米、30米和50米宽的桥的例子如图1所示。如图2所示，在去除光致抗蚀剂之后，观察到的增加的间隙高度表示压缩膜中的应力松弛，而减小的间隙高度表示拉伸膜中的应力松弛。沉积速率随着流速的增加而增加，这可以通过更多的试剂到达衬底表面和沉积不受反应限制来解释，由于沉积温度在所有样品中保持不变，因此可以消除由热膨胀系数(CTE)不匹配引起的残余应力。在进行膜的应力测量之后，使用与上述相同的参数在硅(Si)、锗(Ge)和蓝宝石(Al2O3)衬底上制造悬置的SiO2桥，将裸晶片切成10毫米见方的样品。
2023-11-16 11:14:22
63
原创 将铜互连扩展到2nm的研究
有两种方法可以实现 FAV：从下面的线路蚀刻一些铜，然后图案化并沉积通孔，或者通过在低 k 电介质上选择性地沉积电介质薄膜，然后进行通孔图案化。该工艺成功的关键是高选择性，介电薄膜的横向过度生长有限，并且与标准FAV工艺相比，电阻没有降低或变化。通过将电源布线到背面，那里将会有很高、相对较宽的互连，而前面的信号和时钟则带有相对较细的电阻线，并且可以显着获得布线能力。目前，正在评估5nm及以上工艺的许多工艺变化，包括通孔电阻优化、完全对齐的通孔、钴帽和触点，以及电源线和信号线的分离以释放拥挤的互连层。
2023-11-14 10:13:59
57
原创 电力输送、材料和互连领域即将发生巨大变化
在开发出将铜互连沉积到线路和通孔中的双镶嵌方法之前，业界在减材沉积和蚀刻方案中使用铝。但在逻辑芯片中，随着互连堆栈上升到14级范围，并且阻容(RC)延迟在总延迟中所占的比例越来越大，晶圆厂正在寻求替代金属来维持性能。芯片到晶圆的对准要复杂得多，因为要管理的是芯片四个角的位置，而不是两个晶圆的整体位置。在蚀刻期间和之后控制金属的氧化将是一个巨大的挑战，特别是在使用高深宽比金属线来获得较低电阻的情况下，需要在线之间集成气隙。在用尽所有途径之前，特别是在新的集成方案带来重大挑战的情况下，将对铜互连进行小幅改进。
2023-11-10 12:54:30
266
原创 等离子体基铜蚀刻工艺及可靠性
此外，在沉积和蚀刻步骤期间形成的缺陷会导致线电阻率的增加，这违背了使用低电阻率Cu互连。英思特使用EM测试方法检测由基于等离子体的蚀刻工艺制备的不同宽度的Cu线的寿命。在90W下沉积的膜的晶粒尺寸大于在70W下沉积的。除了复杂的工艺步骤之外，该方法的一个显著缺点是需要许多对环境不友好的化学品，例如表面活性剂和强氧化剂。电迁移测试表明，随着铜线宽的减小，铜线断裂的时间减少，这可能是由于边缘形状效应的增加。溅射的铜自由基、原子等的短平均自由程，在高压下可能降低到达衬底表面的粒子的能量，并因此降低晶粒生长机制。
2023-11-08 09:44:55
51
原创 一种用醋酸刻蚀氧化铜的新方法
乙酸可以耐受且不妨碍氧化物的去除，同时产生无氧化物的表面。在35℃下进行乙酸处理，不用水冲洗，可去除自然氧化铜，并产生无氧化物、无条纹的铜表面。在35℃和10分钟的空气暴露下，或者加入的少量水不会氧化铜表面，或者更可能的是，形成的任何氧化物都被乙酸除去。由于水(含溶解氧)在确定铜表面氧化物的存在和类型方面起着至关重要的作用，因此确定溶解氧的影响和用于表面处理的乙酸中可容许的水浓度是很重要的。我们使用以500rpm旋转的搅拌棒进行搅拌，为了确保重现性，在35℃下进行实验，以建立一个可控的、可重现的温度值。
2023-11-03 10:55:03
105
原创 通过检测金刚石线锯硅片表面颗粒负荷来评价清洗工艺的新方法
清洁后的晶圆表面上的剩余颗粒负载可以通过简单的擦拭测试来确定，在该测试中，用垂直且平行于锯切凹槽的软组织对表面进行抛光，见图1（a）。通过标准化擦拭测试与定量颗粒胶带测试相结合的两种方法，现在可以选择更优化的晶圆清洁方法，以获得用于高效硅太阳能电池工艺的更好的原材料。新开发的标准化擦拭测试和颗粒胶带测试是互补的方法，可产生有关清洁晶圆表面上剩余颗粒负载的所有基本信息。在标准化擦拭测试中，旋转抛光轮与固定在轮上的水溶性绒布结合使用，以规定的压力、角速度和抛光时间从晶片表面去除剩余的颗粒负载。
2023-11-01 17:06:30
386
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人