[FPGA/Vivado/ILA]Vivado的ILA核在Waveform界面无任何变化，抓取不到信号和数据

最新推荐文章于 2024-12-31 21:07:50 发布
最新推荐文章于 2024-12-31 21:07:50 发布
阅读量1.9w 收藏 98
点赞数 19
文章标签： fpga verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/KKKKKKOBE_24/article/details/110648329
版权

使用Vivado软件操作ILA核，在Waveform界面如遇到抓取不到信号的问题，如下图所示：
在这里插入图片描述
可能在以下方面出现问题：

  1. 最基础也是最重要的：
    通过IP Catalog产生ILA核后，是否在代码里例化ILA？ILA例化的信号是否正确？
    可以打开synthesized design和implemented design，查看schematic中的看看连接情况。
    ILA例化
  2. Add Prodes：是否加入需要观察的信号？
    添加需要观察的信号，方便观察各个时刻的波形和数据。
    加入观察信号
  3. Trigger Setup：是否设置触发信号和信号触发条件？
    添加触发信号和信号触发条件，可以在触发条件下瞬时抓取数据。
    设置触发条件1
    当你设置的触发信号是两个及以上时，这个小细节需要特别留意一下。
最低0.47元/天 解锁文章
KKKKKKOBE_24
关注
Xilinx FPGA芯片命名规则
m0_46498597的博客
02-02 2807
1.1 Xilinx FPGA芯片命名规则 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Xilinx FPGA芯片命名规则； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。
Vivado下载位文件时无法在线捕获波形的解决方法
ZwqDatabase的博客
09-17 457
通过使用Vivado中的ILA IP核，我们可以解决这个问题，并方便地进行波形捕获。ILA是Vivado中的一种调试IP核，它可以嵌入到设计中，并在FPGA运行时捕获波形数据。在使用Vivado进行FPGA开发时，我们通常会使用逻辑分析仪（例如Xilinx的ChipScope）来在线捕获波形数据，以便进行调试和验证。然而，有时候在下载位文件时，我们无法同时进行在线波形捕获，这给调试工作带来了一些不便。通过上述步骤，我们可以在下载位文件的同时进行在线波形捕获，从而方便地进行FPGA调试和验证工作。
Vivado仿真信号无输出问题
LKAYA的博客
05-20 9679
问题描述 第一次用vivado仿真，发现有的模块有信号，有的没有信号，而且诡异的是，把相同文件越往上层移动，信号就能显示出来，如图，很多没有信号输出。一开始以为vivado自带仿真软件不好用，换了modlesim还是一样。 原因 仿真时只加载被添加到仿真窗口的信号，如果需要查看其它模块，尤其是底层模块中的内部信号时，添加信号后需要重新仿真 解决方法 1、先将需要查看的信号添加到仿真窗口（如上图中没有信号的几个信号） 2、重新仿真 ...
xilinx的ILA抓信号无法触发
1615549892
03-01 1643
1.没有时钟 2.存在跨时钟域抓信号。
调试经验01：ila界面弹出后，无法触发数据；或者vivado调整jtag时钟
qq_37715403的博客
01-11 4611
解决ila界面弹出后，无法触发数据。
ILA抓取数据无信号
本人声明：一切文章博客均可随意转载，全部开源！只要对您有小小的帮助即可。
06-27 1311
当然有的时候name 里面有信号但是抓取不到，那就是可能是代码写错了，或者是时钟约束有问题，可以看我的另一篇文章：https://editor.csdn.net/md/?这个时候要点波形图中的加号，把要抓的信号都加入进来，之后再重新运行，抓取数据即可。第一次用ILA IP核抓取数据信号的时候，运行发现什么都没有，如下图。
vivado的ila在线调试找不到信号
Flynn's Blog
08-24 5679
即使在信号前面添加了(mark_debug = “true”)，在 Open Synthesized Design->Set Up Debug 中还是找不到信号，尝试在xdc文件中添加调试信息如下: set_property MARK_DEBUG true [get_nets yc_hs] set_property MARK_DEBUG true [get_nets yc_vs] set_property MARK_DEBUG true [get_nets yc_de] set_property
vivado ila没有信号，也不能添加
qq_43811597的博客
10-02 6281
这种情况就是下载的程序不对，或者没有下进去，一般是两种情况，第一，下载了固化的bit文件，那么必须先掉电才有效。第二种，下载程序时，没有掉电就打开硬件连接了，此时没有下载新的bit文件，里面还是上一次的bit文件，但此时ila会自动打开。所以点击program device重新下载程序即可。
Vivado ILA观察KHz低频信号
weixin_39615959的博客
07-05 4071
例如，要使用ILA观察一个100KHz的信号A，为了能让JTAG能正常显示出所抓信号的波形，通常要确保A信号所连接的ILA HUB频率是JTAG的2.5倍以上。但是，如果你在set up debug时，仅把信号A加进来的话，那么HUB的时钟也就一定是100KHz了，这时候当你用JTAG下载时，由于最低可选频率是125KHz以上，所以你就肯定抓不到信号波形了。 方法有两个： 手动修改XDC把HUB时钟设置为一个高频时钟 connect_debug_port dbg_hub/clk [get_nets &lt
vivado ila设置触发条件后能触发但是数据不更新
cckkppll的博客
12-26 880
vivado ila设置触发条件后能触发但是数据不更新
Vivado下ILA使用指南.docx
05-11
Vivado中的ILA（Integrated Logic Analyzer）是一种强大的DEBUG-IP，它充当了片上逻辑分析仪的角色，...通过正确地配置ILA核，连接到设计中的关键信号，以及在硬件上实时查看波形，可以极大地提升FPGA设计的调试体验。
Vivado解决ILA的radix没有real格式问题 /FPGA/Xilinx/Vivado
qq_67087142的博客
12-31 362
解决ILA的radix没有real格式问题
vivado 使用波形 ILA 触发器和导出功能
cckkppll的博客
04-22 1785
vivado 使用波形 ILA 触发器和导出功能
（242）Vivado 使用ILA IP核在线调试无法加载调试波形永久解决
m0_46498597的博客
04-23 1823
（242）Vivado 使用ILA IP核在线调试无法加载调试波形永久解决 1 文章目录 1）文章目录 2）FPGA入门与提升课程介绍 3）FPGA简介 4）Vivado 使用ILA IP核在线调试无法加载调试波形永久解决 5）技术交流 6）参考资料 2 FPGA入门与提升课程介绍 1）FPGA入门与提升文章目的是为了让想学FPGA的小伙伴快速入门以及能力提升； 2）FPGA基础知识； 3）Verilog HDL基本语法； 4）FPGA入门实例； 5）FPGA设计输入，包括代码输入
vivado ila烧录完之后检测不到
Z_Myue的博客
07-08 1056
原因是dbg_hub的clk异常，需要用一个free running colock。添加debug信号保存之后vivado会自动选择一个设计中的时钟作为dbg_hub的clk，自动选择的clk有问题的话可以在xdc文件里修改，重新选择一个时钟。dbg_hub将多个ila code与jtag连在一起，手动选择时钟的时候可以选择所有ila code中频率最高的时钟作为dbg_hub的clk。
记录VIVADO2022.1中ila打不开的问题
weixin_63467578的博客
09-11 1031
VIVADO中ila时钟问题导致启动不了
Waveform data read from ILA core is corrupted,ILA 抓取数据出错ERROR: [Xicom 50-38]xicom: Multiple trigger
本人声明：一切文章博客均可随意转载，全部开源！只要对您有小小的帮助即可。
06-27 2165
如果你没有高频时钟源，可以在设计中添加PLL或MMCM（clock wizard ip核）来倍频现有的25 MHz时钟。说明此时的调试核心时钟才25MHz，这个时候时钟频率太小，抓取数据并且传输数据频率不够快，这个时候就会出现抓不出来数据，出现上述图片的错误。如果你有一个更高频率的时钟信号源（如100 MHz或300 MHz），可以尝试将这个信号连接到dbg_hub/clk。这个时候需要检查管脚约束文件，因为我这里使用的ILA是150MHz的抓取频率，但是在XDC中设置的是25MHz。
vivado：debug状态下无法抓取数据。（已解决）
dinsh3100的专栏
08-05 6247
这两天搞一个小项目，里面用到了SPI，时钟频率很低，我就设置了10MHz。结果，我在VC707的板子上跑。崩溃呀，跑都跑通了，但是用debug，怎么也抓取不到波形。一度怀疑是vivado 2017.4又存在重大bug。 然后，仔细看了看他的报错内容。说我的设计与器件不匹配dismatch。。。然后建议我三点。留意到第三点的时候，我发现有问题了。第三点是说：建议我把ila模块时钟调整到超过JTAG...
在VIVADO项目插入ILA逻辑分析仪实现信号抓取的技巧
mcupro的专栏
01-01 6665
在QUARTUSII环境下有很好用的SIGAL TAPII ，在VIVADO下实现内部信号抓取可以使用所谓的DEBUG，其实就是设置DEBUG后，项目使用XDC命令自动加入了逻辑分析仪，我们这里讲讲的是主动实例化加入ILA的技巧。可以随便插入到代码的任何位置。 1，新建一个BOLCK DESIGN ,设置成为NATIVE 类型并设置好端口数量以及位宽，深度等等细节不多说。 2，端口扩展出来。 3，生成HDL_WRAPPER。后看代码： module ILA_1_1_8_64_w.
vivado的ila信号位宽不对
最新发布
02-01
### 解决Vivado中ILA信号位宽设置错误 在FPGA设计过程中，当遇到ILA（集成逻辑分析仪）信号位宽设置不正确的情况时，可以采取多种措施来修正这个问题。具体方法取决于是在综合前还是综合后发现问题。 #### 方法一：修改HDL代码中的`mark_debug`属性 如果在编写HDL代码阶段就指定了要调试的信号，则可以直接调整这些信号定义处的相关参数。对于宽度不对的信号，在声明该信号的地方加上或修改`(* mark_debug = "true", keep = "true" *)`这样的约束语句，并确保指定正确的位宽[^1]。 ```verilog // Verilog example with correct width specification reg [7:0] my_signal; // Define an 8-bit signal (* mark_debug = "true", keep = "true" *) assign debug_my_signal = my_signal; ``` #### 方法二：通过Tcl脚本重新配置已插入的ILA核 假设已经按照常规流程完成了ILA实例化操作但之后意识到某些探针连接到了错误宽度的数据线上，此时无需重做整个过程。相反，应该利用Vivado提供的命令行工具来进行针对性修复： - 使用`get_probes`获取当前所有探测点的信息； - 对于那些需要更改宽度的探针，先执行`remove_probe`移除旧版本； - 接着用带有新参数选项的`add_waveform`函数再次添加它们，注意这里要特别关注`radix`和`width`两个关键字以匹配实际需求。 ```tcl # Example of modifying probe properties via Tcl commands set ila_inst [lindex [get_ips *ila*] 0] foreach p [get_property PROBES $ila_inst] { puts "$p" } deleteProbe -name /path/to/old/signal create ILA Probe -probe_name new_correct_width_signal \ -offset 0 \ -trigger_level 0 \ -format hex \ -depth 1024 ``` #### 方法三：检查并更新项目设置 有时问题可能源于更基础层面——即项目的全局编译选项影响了最终生成的结果。因此建议核查以下几个方面： - `flatten_hierarchy`应设为`rebuilt`而非默认值，这样能保留原始模块间的层次关系以便更好地追踪内部节点位置； - 如果使用的是较新的器件系列，请确认所选基线库版本支持预期功能特性集； - 查看是否有其他第三方IP核引入额外限制条件干扰正常工作流。 综上所述，针对不同场景下的具体情况选择合适的技术手段能够有效解决ILA信号位宽设定失误带来的困扰。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值