Verdi查看force信号的四种方法

最新推荐文章于 2024-05-07 10:45:12 发布
最新推荐文章于 2024-05-07 10:45:12 发布
阅读量4.2k 收藏 33
点赞数 7
分类专栏： Verdi 文章标签： matlab 开发语言 测试工具
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/LUzhanzhao/article/details/126211679
版权

问题由来

一次仿真中发现信号的变化跟预期不一致，分析之下感觉不合逻辑，因此怀疑是有某个地方有force的动作，那么如何check是否有force呢？
因此做了一个小实验来检查是否有force动作，简单代码如下：
小demo代码

解决办法

  1. 最直接的办法，就是在波形中不合理的时刻，双击该信号的跳变沿，可以直接在工程中显示出该信号跳变的驱动位置
    在这里插入图片描述
    如果因为驱动的位置较多，可以进一步点击Verdi下方Message窗口，可以显示出所有驱动该信号的位置，看下有没有force的动作
    注：这里显示的每行信号都可以双击跳转到工程中相应的位置
    在这里插入图片描述
  2. 仿真时添加参数+fsdb+force重新仿真一遍，如果有force动作，那么波形中会有显示
    注：是仿真阶段，不是编译阶段
    示例如下：
最低0.47元/天 解锁文章
IC验证中的force/release 学习整理（7）Verdi工具查看force信号信息
那么菜的博客
09-17 3484
在仿真中，我们会有对信号进行force的操作，从而实现某些特定的功能。但是在仿真波形中，不能直接从波形上看出，这些信号的驱动，是因为前级电路的驱动，还是因为force的原因的驱动。从而使debug非常的不友好。 其实在verdi中，是可以直接看到force信号的信息的。这样的话，就会方便我们去debug force的信号。 要想要verdi中，查看force信号，就需要vcs在仿真时候，生成fsdb波形时，加入force信号的波形信息。只需要在仿真参数中，加入 +fsdb+force 参数即可。当fsd
IC验证中的force/release 学习整理（8）单例模式的一种妙用
那么菜的博客
05-10 1859
通过前几篇文章的学习，相信大家对force、release 有了比较系统的理解和认识。今天，显得无聊，和大家分享一则经验：对于UVM验证平台中，我们除了利用前面讲述的集中方法之外，我们还可以借助于UVM设计模式中的单例模式，来实现我们想要的force/release 目的。
verdi中如何查看force信号信息
笨蛋大乌龟的博客
06-04 5835
在仿真中，我们会有对信号进行force的操作，从而实现某些特定的功能。但是在仿真波形中，不能直接从波形上看出，这些信号的驱动，是因为前级电路的驱动，还是因为force的原因的驱动。从而使debug非常的不友好。 其实在verdi中，是可以直接看到force信号的信息的。这样的话，就会方便我们去debug force的信号。 要想要verdi中，查看force信号，就需要vcs在仿真时候，生成fsdb波形时，加入force信号的波形信息。只需要在仿真参数中，加入 +fsdb+force 参数即可。当fsd
用verdi寻找信号出现某个值的时刻
weixin_41155581的博客
08-10 1万+
目前知道有两种方法： 1.search value，在nwave窗口的菜单栏中选择waveform->set search_value，设置要寻找的值，点击ok，设置的值会出现在窗口最右边的by： 后，选中要查找的信号，并点击by右侧value后面的左右方向键可以左右寻找信号值匹配的时间。同理，可以直接在by：后面的那个按钮，点击下拉按钮并选择bus value设置要寻找的值，后续操作与waveform->set search_value相同。 注意：所设计search value的进制应与信号
【验证小bai】利用verdi让所有环境force现身
moon9999的博客
04-11 1575
我刚开始入门的时候，有人和我讲宏、force和callback是验证环境的三个毒药 ，仿佛饮鸩止渴，虽然简洁快速，但是如果使用不当会使验证环境处于不可控的风险中。所以很长一段时间我都是避免使用force的，直到有一天我发现force是真的很爽\(^o^)/~不过呢还是得说，force确实有时会带来盲点，尤其是你忘了还有force这个事的时候。 bdforce导致的问题通常都很隐蔽，比如我之前见到过得的封装uvm操作失误，在uvm_bd_read这类操作中误使用force，导致后门读取使得RTL挂死这种.
Verdi自动添加信号波形脚本
09-11
该脚本用于Verdi自动查看信号波形，只需要在一个文本文件中简单写入需要查看的信号名称，执行脚本文件，产生一个Verdi内部命令文件，在命令行运行即可自动打开Verdi软件显示波形，波形窗口中的信号会按照模块名重新命名归类。
Verdi操作小结
热门推荐
StephenX9760的博客
12-04 2万+
Verdi操作小结
#VERDI# 助力验证之关于如何使用fsdbreport工具包
那么菜的博客
05-05 2279
Verdi的子工具 fsdbreport 应用程序包，可以帮我们从fsdb 波形中，抽离出想要的信号数值变化并产生一个列表txt 文件。
《谈芯片验证中的force和release》系列文章
那么菜的博客
05-10 854
由于本人能力有限，如有解析不当之处，敬请谅解，请评论处评论，我们共同学习共同进步。IC验证中的force/release 学习整理（1）初见朋友IC验证中的force/release 学习整理（2）后门访问机制成与败IC验证中的force/release 学习整理（3）后门访问机制成与败（续）IC验证中的force/release 学习整理（4）后门访问机制成与败（续）IC验证中的force/release 学习整理（5）研究对 reg类型信号的影响。
Verdi APP简介 --- 常用Verdi App使用案例总结
元直的博客
10-31 2827
Verdi APP简介 --- 常用Verdi App使用案例总结 前言：Verdi APP是一组轻量级的小工具，其实就是一系列的脚本，可以帮我们抽出Design中的某些的定的内容， 比如：IO、Hierarchy、Register Value等。本文就列举一些Verdi APP的使用案例。 一、Verdi APP Overview 1.1 Verdi APP可以做什么？ Design Manipulation ▪PortTieConst / ...
不知例化结构时在verdi中查找例化的模块/信号
cy413026的博客
12-19 1万+
如果工程庞大 不知道例化结构时 如何利用search查找模块？？ 打开“Search/Filter” 设置在Expanded Tree搜索 在search窗中或者Filter窗中输入例化名，*号为通配符，下图显示了搜索结果 ...
VCS 仿真教程 lab2
qq_38453556的博客
10-26 2905
lab2当中主要练习ucli的使用，lab2的加法器结构框图如下图所示： 这次给的教程文件当中已经提前埋好了bug，教程所做的就是debug的全流程。 PartA和PartB分别用的是修改源文件和利用ucli的办法。 PartA 1. 首先进入总目录下的./lab2/parta当中，利用.f文件运行命令： $ vcs –f adder.f -R 编译顺利通过，但是仿真的过程...
DpsConnectivity
u011382906的博客
05-08 2058
DpsConnectivity
Verdi 相关技巧
分享记录一下工作中遇到的相关知识
04-19 2415
4. 有时想看bus信号中间的若干bit的值,其中一个好用的方式如下：右键要拆分的bus信号，以此点击截图选项，最后手动修改想看的bits。单击要测量信号的起始点，中键选择截止点，然后点波形窗口的view->signal event report。额外提一下，除了force xxx之后，用uvm_hdl_force/write也会有同样的效果。source -> Active Annotation(快捷键x)平时遇到或者用到了一些好用的选项，用法，这里记录一下。7. cycle数数。
vcs&Verdi常见操作技巧一
创芯人--fly的博客
01-21 4021
简单整理vcs verdi 中常用到的命令技巧
Verilog/Systermverilog 动态force 信号值
_Seeker
07-25 822
Verilog/Systermverilog 动态force 信号值
verdi/vcs常用debug功能
qq_40571921的博客
04-28 5887
记录verdi中常用的功能，以便自查使用
常用verdi使用方式汇总
major的博客
01-05 4234
verdi 使用
【VCS】Verdi常用指令
加油小狗的博客
05-07 5186
ctrl+w：将鼠标指向需要添加到波形上的信号名，通过该快捷键将该信号添加到波形上；shift+l：当鼠标指向波形区时刷新波形，当鼠标指向代码区（src1）时刷新代码；z：缩小波形，显示更长时间的波形；Z：放大波形，显示更短时间内的波形；f：显示全局的波形；shift+s：将当前存在于到波形区的信号保存为.rc后缀的信号列表；shift+m：波形区快捷添加标记时刻；ctrl+d：删除所有信号列表；x：在代码区快捷查看所有信号的当前状态；
vlogan如何查看多驱动引起的x态
最新发布
03-19
<think>好的，我现在需要帮助用户了解如何在使用Vlogan查看由多个驱动引起的X态问题。首先，我得回忆一下Vlogan是什么。Vlogan是Synopsys公司的一个Verilog分析工具，主要用于编译和检查设计中的问题。当涉及到多驱动导致的X态时，通常是在仿真过程中发现信号值为不确定状态（X），而需要定位到具体的驱动源。 接下来，用户的问题是如何使用Vlogan来查看这种情况。可能用户在使用Vlogan进行编译或分析时，遇到了多驱动问题，导致仿真出现X态，需要找到这些冲突的驱动源。我需要先确定Vlogan是否直接支持检测多驱动冲突。根据我的知识，Vlogan在编译过程中可能会生成警告或错误信息，尤其是在多个驱动同一个信号的情况下。这些信息可能出现在编译日志中，用户需要检查日志文件中的相关警告。 然后，我应该分步骤说明如何操作。首先，用户需要确保在编译设计时启用了相关的检查选项。例如，Synopsys工具通常有一些选项来开启更严格的检查，比如+multisource_intent或类似的选项，这些可能帮助识别多驱动。接下来，用户应该在编译后仔细查看Vlogan生成的报告或日志文件，寻找关于多个驱动的警告信息。这些警告通常会指出具体的信号名称和代码位置。 另外，可能还需要结合仿真工具，如VCS，来进一步确认X态的产生位置。虽然Vlogan本身可能不会在运行时显示X态，但通过编译时的检查和仿真时的波形分析，用户可以交叉验证问题根源。例如，在仿真时捕获波形，找到信号变为X态的时间点，然后回溯到对应的驱动源，检查是否有多个驱动在同时作用于该信号。 还需要考虑其他可能性，比如设计中的双向端口或未正确处理的三态总线，这些情况也可能导致多驱动问题。用户需要检查这些部分的设计代码，确保每个信号在任意时刻只有一个驱动源有效。 如果Vlogan的默认设置没有显示足够的警告信息，用户可能需要查阅Vlogan的文档，寻找是否有更详细的调试选项或参数可以启用，以增强多驱动冲突的检测能力。此外，代码审查也是重要的一环，手动检查涉及到的信号是否有多个assign语句或在不同的always块中被赋值。 最后，总结步骤：编译时启用严格检查，分析日志中的警告，结合仿真波形定位问题，检查代码中的多驱动源，必要时调整设计以避免冲突。这样用户就能系统地识别和解决由多驱动引起的X态问题。</think>以下是如何使用Vlogan查看多驱动引起的X态问题的分步说明： --- ### **步骤1：编译时启用多驱动检测** 在Vlogan编译命令中添加专用参数： ```bash vlogan -sverilog +multisource_intent [其他选项] [设计文件] ``` `+multisource_intent` 会强制工具检查同一信号的多个驱动源 --- ### **步骤2：分析编译日志** 在编译输出中搜索以下关键词： - `Multi-source` - `Conflicting drivers` - `Warning: Multiple drivers` 典型警告示例： ``` Warning: [VLOGPT-3044] Signal 'data_bus' has multiple drivers: File: src/moduleA.sv, Line 15 (assign data_bus = ...) File: src/moduleB.sv, Line 22 (always_comb data_bus <= ...) ``` --- ### **步骤3：结合仿真验证** 1. 使用VCS仿真时添加X态传播分析： ```bash vcs -debug_all +xprop [其他选项] ``` 2. 在波形查看器中定位X态信号 3. 通过`$display("%t: X detected on signal %m", $time);` 插入调试语句 --- ### **步骤4：代码检查重点区域** 检查以下典型多驱动场景： ```verilog // 场景1：组合逻辑多重赋值 assign wireA = en1 ? val1 : 'z; // ❌ 多个assign驱动同一wire assign wireA = en2 ? val2 : 'z; // 场景2：跨模块驱动 module top; submod u1(.out(sig)); // ❌ 两个实例同时驱动sig submod u2(.out(sig)); endmodule // 场景3：三态总线未隔离 always_comb begin if (sel) bus = data1; // ❌ 缺少高阻态管理 else bus = data2; end ``` --- ### **步骤5：使用Verdi深度调试** 1. 生成FSDB波形时记录驱动信息： ```verilog $fsdbDumpvars(0, top, "+driver"); ``` 2. 在Verdi波形窗口中： - 右键点击X态信号 → "Show Drivers" - 使用"Force Value Analysis"追踪冲突时间点 --- ### **常见解决方案** 1. 总线竞争：添加仲裁逻辑 ```verilog assign data_bus = master1_en ? data1 : 'z; assign data_bus = master2_en ? data2 : 'z; // 需确保master1_en和master2_en互斥 ``` 2. 寄存器冲突：修改代码结构 ```verilog always_ff @(posedge clk) begin if (cond1) regA <= val1; // ❌ 多个条件可能同时生效 if (cond2) regA <= val2; end ``` 应改为： ```verilog always_ff @(posedge clk) begin case(1'b1) cond1: regA <= val1; cond2: regA <= val2; default: regA <= regA; endcase end ``` --- 通过上述方法可系统定位多驱动X态问题。建议在早期设计阶段使用Vlogan静态检查，配合仿真动态验证进行交叉验证。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值