`timescale 1ns / 1ps
//
// Create Date: 2020/07/30 17:08:48
// Module Name: run_led
// Revision 0.01 - File Created
// Additional Comments:
//高电平灯亮
//16个灯,约束文件按照开发板分配
//vivado 2018.2
//
module run_led(
input clk,//系统时钟100MHz
input rst,//复位
output reg[<
vivado:流水灯
最新推荐文章于 2024-01-27 21:13:03 发布
本文介绍了如何利用Vivado工具和Verilog编程语言设计一个FPGA流水灯项目。通过详细步骤,从创建工程、编写Verilog代码到仿真验证,深入理解FPGA工作原理和物联网设备中常见的流水灯应用。
摘要由CSDN通过智能技术生成