Interfacing LVDS with other differential-I/O types
LVDS CHARACTERISTICS
LVDS具有最低的差分电压摆幅 - 通常为350 mV,偏置电压为1.2V。
LVDS提供平衡电流源输出,其中正负信号180度分开产生差分电压。接收器检测差分电压以解释信号逻辑。 100Ω电阻提供与传输线差分阻抗匹配的差分端接,以实现最佳的信号完整性。典型的LVDS接收器可以与其他差分技术连接,只要信号电平在0到2.4V的共模范围内。
LVPECL CHARACTERISTICS
LVPECL具有射极跟随器输出级。
通过终止50Ω电阻到VCC-2V,确保14 mA的直流电流始终流过输出晶体管的发射极。这种恒定电流使LVPECL输出能够快速改变状态。此外,射极跟随器具有非常低的输出阻抗,因此可以有效地保持单位增益。典型的100系列LVPECL的温度补偿输出缓冲器可在工艺和温度范围内提供稳定的输出摆幅。 LVPECL最重要的特性之一是它的共模参考其输出到VCC而不是地。
CML CHARACTERISTICS
CML提供电流开关输出缓冲器(图3)。通常使用50Ω接到VCC来实现最佳的信号完整性, CML驱动器输出的共模电压可以基于VCC或基于地,但它通常是指VCC的偏移电压约为VCC-0.2V,高于LVDS和LVPECL驱动器。 在接收器端,它通常使用50Ω,在驱动器测提供400mV的摆动。可以在接收器内部建立远端终端。表3包括CML驱动器和接收器的重要直流特性。
INTERFACING DIFFERENTIAL LOGIC
设计者可以将LVDS,LVPECL和CML(直流耦合方法和交流耦合方法)之间的两种接口方式扩展到与TMDS(转换最小化差分信号)和其他差分逻辑的接口。
直流耦合方法基于直流移位电阻网络。根据驱动器和接收器之间的共模范围关系,您可以升压或降低共模电压。设计人员通常使用Thevenin-resistor网络分析方法与直流耦合互连。
图4显示了LVPECL驱动器如何与LVDS接收器“对话”的示例。
由于LVPECL的共模电压高于LVDS,因此需要插入一个降压电阻网络,以将共模电压从VCC-1.3V降低至1.2V。一些制造商的LVDS接收器提供内部终端电阻,而其他制造商则没有。
选择电阻值时,必须确保节点A的戴维宁电压等于终止电压(VCC-2V):
同样应该确保节点A的等效戴维宁阻抗为50Ω,对于没有内部终端的接收器:
对于带内部终端电阻的接收器,RT(45至66Ω):
节点B处的戴维宁电压应位于LVDS接收器的“最佳点”(1.2V):
假定
为确保节点B处的摆动超过100mV(LVDS接收器的阈值):
VOD是在节点A的差分输出摆动。
以类似的方式,当LVDS与LVPECL通信时,需要一个升压电阻网络将共模电压从1.2V提升到VCC-1.32V。架构的唯一区别在于您将VCC与地面交换以形成分组结构(图5)。此示例不假设LVPECL接收器内部有任何内部上拉电阻。
您可以轻松地将上述方法扩展到LVDS,LVPECL,CML和TMDS之间的接口,因为TMDS和CML具有类似的直流特性。图6和图7是典型架构,显示了LVDS / LVPECL和CML / TMDS如何相互通信。图6中节点A的戴维宁电压对于LVDS驱动器应为1.2V,对于LVPECL应为VCC-2V。在计算节点B处的戴维宁等效电阻时必须注意,考虑CML / TMDS接收器内部电路中通常具有50Ω的电阻。
AC COUPLING
AC耦合在高速接口(例如CML I / O)中越来越受欢迎,特别是连接设备具有不同的接地参考时.AC耦合通常比直流耦合需要更少的电阻,但设计仍需满足以下几个条件:
●接收器的输入阻抗需要与电缆特性阻抗相匹配;
●接收器的共模需要处于最佳点;
●驱动器侧的直流偏置电流/电压必须位于正确的直流工作点;
●驱动器和接收器之间的连接需要摆动兼容性;
●耦合电容必须足够大,以通过最低数据速率并满足抖动要求。
图8给出了CML和LVDS / LVPECL之间互连的示例,接收器内没有终端。根据上述一般规则,以下等式确定所选的电阻值:
对于LVDS接收器,您可以在耦合电容之前插入一个衰减电阻R3,以将CML输出摆幅衰减到LVDS可以接受的范围(100 mV < VID < 600 mV)。图9是LVDS / LVPECL和CML之间的交流耦合的一般图。对于LVPECL驱动器,选择电阻R1,使14 mA的直流电流流过该电阻,以建立正确的直流工作点。对于LVDS,你使用50Ω电阻R1将输出差分电压摆幅设定在350 mV左右。