IC基础(八)：超前进位加法器

一、概述
在前一章中讲述了串行进位加法器，连=了解到了串行进位加法器的进位项的最长延时是限制速度的挂件所在，因此，加法器的进位项可以修改表示成如下：

上式中有俩项，每一项都可以使得输出为1。我们定义：

（1）生成（Generate）项：

（2）传输（Propagate）项：

根据生成项和传输项可以直接计算出每一级的进位项，最后根据传播项和进位项来计算求和项。表达式如下：

si = Pi^Gi

基于上述的计算方法，可以避免串行进位加法器的大量传播延迟。下面是4 bit 加法器各位计算的计算过程。

C0 = Cin
C1=G0 + P0·C0
C2=G1 + P1·C1 = G1 + P1·（G0 + P0·C0）=G1 + P1·G0 + P1·P0 ▪C0
C3=G2 + P2·C2 = G2 + P2·G1 + P2·P1·G0 + P2·P1·P0·C0
C4=G3 + P3·C3 = G3 + P3·G2 + P3·P2·G1 + P3·P2·P1·G0 + P3·P2·P1·P0·C0
Cout=C4

上述表达式显示了进位项可以从进位产生和进位传播项求得，在计算中可以通过迭代的方法实现。超前进位加法器的逻辑电路表明了每位进位项的延迟时间都是两级逻辑门的延迟时间，因此，加法器的最长时间与数据的位宽无关，从而实现了高速计算的目的。

这里有一个详细分析：
https://www.jianshu.com/p/6ce9cad8b467