Xilinx Vivado FPGA 设置未使用管脚的默认电平
第一种方法
直接在xdc文件中配置
set_property BITSTREAM.CONFIG.UNUSEDPIN Pulldown [current_design]
set_property BITSTREAM.CONFIG.UNUSEDPIN Pullup [current_design]
set_property BITSTREAM.CONFIG.UNUSEDPIN Pullnone [current_design]
这三个分别代表配置为下拉,上拉和悬空。
第二种方法
可以在vivado中设置。
![在这里插入图片描述](https://img-blog.csdnimg.cn/226a5ebc20ae414ab28e87d7f9028913.png?x-oss-process=image/watermark,type_d3F5LXplbmhlaQ,shadow_50,text_Q1NETiBA6Im-5LymwrdBbGVu,size_9,color_FFFFFF,t_70,g_se,x_16)
![在这里插入图片描述](https://img-blog.csdnimg.cn/bd5265a4212c41e8a5d5dd5ff327a760.png?x-oss-process=image/watermark,type_d3F5LXplbmhlaQ,shadow_50,text_Q1NETiBA6Im-5LymwrdBbGVu,size_20,color_FFFFFF,t_70,g_se,x_16)
![在这里插入图片描述](https://img-blog.csdnimg.cn/f59890e93d5f46a4a89c7104d73604cc.png?x-oss-process=image/watermark,type_d3F5LXplbmhlaQ,shadow_50,text_Q1NETiBA6Im-5LymwrdBbGVu,size_20,color_FFFFFF,t_70,g_se,x_16)
![在这里插入图片描述](https://img-blog.csdnimg.cn/42f88bbc6bca46f2a5f9e65962e65ffc.png?x-oss-process=image/watermark,type_d3F5LXplbmhlaQ,shadow_50,text_Q1NETiBA6Im-5LymwrdBbGVu,size_20,color_FFFFFF,t_70,g_se,x_16)
![在这里插入图片描述](https://img-blog.csdnimg.cn/e910f392f43e4e188d397bd5ef08ed63.png?x-oss-process=image/watermark,type_d3F5LXplbmhlaQ,shadow_50,text_Q1NETiBA6Im-5LymwrdBbGVu,size_20,color_FFFFFF,t_70,g_se,x_16)