由于CPU和主存储器在速度上不匹配,而且在一个CPU周期中可能需要用几个存储器字,这便限制了
高速计算,为了使CPU不至因为等待存储器读写操作的完成而无事可做,可以采取一些加速CPU和存储器之间有效传输的特殊措施
2.无冲突读写控制
当两个端口的地址不相同时,在两个端口上进行读写操作,一定不会发生冲突。当任一端口被选中
驱动时,就可对整个存储器进行存取,每一个端口都有自己的片选控制和输出驱动控制。
3.有冲突的读写控制
当两个端口同时存取存储器同一存储单元时,便发生读写冲突。为解决此问题,特设置了BUSY 标志。
由片上的判断逻辑决定对哪个端口优先进行读写操作,而暂时关闭另一个被延迟的端口。
1.CE 判断 :如果地址匹配且在CE 之前有效,片上的控制逻辑在CEL 和CER 之间进行判断来选择端口。
2.地址有效判断 :如果