- 博客(5)
- 资源 (56)
- 收藏
- 关注
转载 电子硬件工程师要求?
觉得一个电子工程师/硬件工程师应该有下面的能力: 1、模拟/数字电路的分析和设计。教科书上讲的都应该会,包括分离元件和运放的信号放大,滤波,波形产生,稳压电源,逻辑化简,基本触发器,基本计数器、寄存器,脉冲产生和整形,ADC、DAC,锁相环等。要能定性和定量的分析和设计电路的功能和性能,比如说稳定性、频率特性等。这些东西一般需要日积月累才能到见多识广,然后熟能生巧。 2、计算机组成原理和结构
2017-06-28 21:44:44 9951
转载 异构计算与HLS释疑
原文链接:http://blog.chinaaet.com/molf/p/5100000170上周六和周日,应华中地区EDA学会邀请赴湖北恩施的湖北民族大学给大家做了一次FPGA异构计算方面的报告。到场的有来自湖北、湖南、江西、河南四省的高校老师。同时Altera公司的高级工程师王欣也到场做有关Intel收购Altera FPGA应用前景的报告。期间很多老师踊跃发言提问和讨论,提出了很多建设性的问题
2017-06-11 16:30:54 9315
原创 vivado 设置 多线程编译
在VIVADO中一个run编译时支持的线程数如下表:(综合时一般是2线程)vivado多线程编译实现方法 最近基于vivado开发V7的逻辑,编译一把速度需要很长时间,一直在想办法解决这个问题,但是基本没找到什么好的方法。现在电脑配置已经很牛逼了,可是需要的时间还是很长,因此在找有没有能够充分利用电脑资源来提升编译速度的东西。找了半天就找了一条指令。如下:set_param general
2017-06-09 19:06:46 9904 5
转载 Cadence License破解失败解决办法
问题1:Unable to restart Cadence License Server with the new license file这个问题是在运行时可能遇到的。Cadence破解license,指定license文件时,提升下列的报错:Unable to restart Cadence License Server
2017-06-05 22:34:08 61079 48
转载 WORD/OFFICE排版时插入脚注和分栏冲突的解决方法
Word写论文时首页脚注和分栏的问题,脚注上部出现空白现象,如何不使正文内容被自动挤到下一页问题: WORD排版时,题目和作者一般不需要分栏,以下的所有主体内容需要分栏,想在题目上插入脚注,以表明作者的有关信息,特别是在做科研论文时, 一般期刊都要求把一些信息用脚注的形式在首页标识出来,比如基金项目,作者介绍或联系方式等。但是当我们插入脚注时,就会出现把第一页的分栏后的内容全部 挤到下一页去了,第
2017-06-02 17:10:09 16938
xapp623-FPGA电源设计应用指导
2018-07-18
基于FPGA的深度学习加速器设计与实现
2018-06-25
OpenMIPS快速入门手册(实践版)
2017-09-11
FPGA知识图谱-PDF格式
2019-03-11
FPGA知识图谱-SVG格式
2019-03-11
System Generator实现CORDIC算法工程文件
2018-11-05
基于FPGA的CORDIC算法实现-Vivado Verilog
2018-11-01
基于VIP_Board Big的FPGA入门进阶及图像处理算法开发教程-V3.0
2018-10-18
LogicLock技术资料
2018-09-11
Tcl_Tk入门经典(第2版)
2018-09-05
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人